<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用 11.14珠海｜與泰克共探半導(dǎo)體產(chǎn)業(yè)鏈來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 來(lái)學(xué)習(xí)NXP基于i.MX處理器的工業(yè)解決方案吧！

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> vhdl-cpld

vhdl-cpld 文章進(jìn)入vhdl-cpld技術(shù)社區(qū)

CPLD在TMS320F2812系統(tǒng)中的應(yīng)用

CPLD在TMS320F2812系統(tǒng)中的應(yīng)用,1 引言　　TMS320F2812是美國(guó)德州儀器公司推出的C2000 家族中最新一代產(chǎn)品。先進(jìn)的內(nèi)部和外設(shè)結(jié)構(gòu)使得該處理器主要用于大存儲(chǔ)設(shè)備管理、高性能的控制場(chǎng)合。在F2812構(gòu)成的應(yīng)用系統(tǒng)中，需要設(shè)計(jì)一些邏輯控制電路來(lái)保證
關(guān)鍵字：應(yīng)用系統(tǒng) TMS320F2812 CPLD

基于CPLD的圖像傳感器非均勻性校正

圖像傳感器的非均勻性直接影響了成像系統(tǒng)的探測(cè)靈敏度和空間分辨率,用這樣的成像裝置觀察景物,成像質(zhì)量必然受到影響,甚至圖像會(huì)模糊不清. 因此,必須對(duì)非均勻性進(jìn)行校正. 盡管針對(duì)非均勻性校正的研究多種多樣,但目前在
關(guān)鍵字：均勻校正傳感器圖像 CPLD 基于

CPLD在DSP多分辨率圖像采集系統(tǒng)中的應(yīng)用

CPLD在DSP多分辨率圖像采集系統(tǒng)中的應(yīng)用,視頻采集系統(tǒng)是數(shù)字圖像獲取的最基本手段，是進(jìn)行數(shù)字圖像處理、多媒體和網(wǎng)絡(luò)傳輸?shù)那疤?，它可為各種圖像處理算法提供待處理的原始數(shù)字圖像和算法驗(yàn)證平臺(tái)。隨著圖像數(shù)字化處理技術(shù)的高速發(fā)展，對(duì)圖像采集的要求也越
關(guān)鍵字：系統(tǒng) 應(yīng)用采集圖像 DSP 分辨率 CPLD

基于CPLD的TMS320F2812硬件平臺(tái)設(shè)計(jì)

本系統(tǒng)的開發(fā)采用了 DSP+CPLD 的結(jié)構(gòu)，這種結(jié)構(gòu)將DSP 較強(qiáng)的數(shù)據(jù)運(yùn)算能力與CPLD 的高集成性、硬件可重復(fù)編程性結(jié)合在一起，使系統(tǒng)的設(shè)計(jì)過程更加的合理、緊湊和簡(jiǎn)化
關(guān)鍵字： F2812 CPLD 2812 320F

CPLD的DSP多SPI端口通信設(shè)計(jì)

CPLD的DSP多SPI端口通信設(shè)計(jì),本文介紹一種采用運(yùn)動(dòng)控制專用DSP芯片DSP56F801設(shè)計(jì)的超聲波電機(jī)運(yùn)動(dòng)控制裝置。由于該超聲波電機(jī)需要采用兩相四路對(duì)稱PWM信號(hào)來(lái)實(shí)現(xiàn)驅(qū)動(dòng)控制，而DSP芯片無(wú)法直接產(chǎn)生所需PWM信號(hào)，采用軟件方法又會(huì)占用大量的DSP計(jì)算
關(guān)鍵字：設(shè)計(jì) 通信 SPI DSP CPLD

用VHDL設(shè)計(jì)有限狀態(tài)機(jī)的方法

用VHDL設(shè)計(jì)有限狀態(tài)機(jī)的方法,現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)一般都采用自頂向下的模塊化設(shè)計(jì)方法。即從整個(gè)系統(tǒng)的功能出發(fā)，將系統(tǒng)分割成若干功能模塊。在自頂向下劃分的過程中，最重要的是將系統(tǒng)或子系統(tǒng)按計(jì)算機(jī)組成結(jié)構(gòu)那樣劃分成控制器和若干個(gè)受控制的
關(guān)鍵字：方法狀態(tài) 有限設(shè)計(jì) VHDL

VHDL語(yǔ)言在FPGA／CPLD開發(fā)中的應(yīng)用?

VHDL語(yǔ)言在FPGA／CPLD開發(fā)中的應(yīng)用?,【摘　要】　通過設(shè)計(jì)實(shí)例詳細(xì)介紹了用VHDL（VHSIC Hardware DescriptionLanguage）語(yǔ)言開發(fā)FPGA／CPLD的方法，以及與電路圖輸入和其它HDL語(yǔ)言相比，使用VHDL語(yǔ)言的優(yōu)越性。
關(guān)鍵詞：VHDL，F(xiàn)PGA／CPLD，EDA
關(guān)鍵字：開發(fā) 應(yīng)用 CPLD FPGA 語(yǔ)言 VHDL

基于CPLD的信道編解碼器的設(shè)計(jì)與實(shí)現(xiàn)

摘要：設(shè)計(jì)是以信道的編解碼的思想，實(shí)現(xiàn)信道的編解過程，通過用VHDL語(yǔ)言對(duì)Altera公司生產(chǎn)的可編程邏輯器件CPLD進(jìn)行編程，從而實(shí)現(xiàn)HDB3碼編解碼過程，同時(shí)也可采用原理圖的形式用CPLD實(shí)現(xiàn)卷積碼編解碼器。通過本次設(shè)
關(guān)鍵字： CPLD 信道編解碼器

基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計(jì)實(shí)例

1引言CPLD（ComplexprogrammableLogicDevice，復(fù)雜可編程邏輯器件）和FPGA（FieldprogrammableGatesArray...
關(guān)鍵字： CPLD FPGA 半整數(shù)分頻器

基于CPLD和VS1011E解碼器的電梯語(yǔ)音系統(tǒng)

1引言語(yǔ)音系統(tǒng)是電梯不可缺少的部分，用于樓層報(bào)數(shù)、方向提示、報(bào)警告示、消防對(duì)講以及廣告宣傳等。傳...
關(guān)鍵字： CPLD VS1011E 寄存器

基于CPLD的DSP與聲卡接口技術(shù)

1引言使用復(fù)雜可編程邏輯器件(CPLD)可提高系統(tǒng)集成度、降低噪聲、增強(qiáng)系統(tǒng)可靠性并降低成本，同時(shí)它...
關(guān)鍵字： DSP CPLD 聲卡接口技術(shù)

單片機(jī)脈沖信號(hào)源的CPLD實(shí)現(xiàn)方案

單片機(jī)產(chǎn)生的脈沖信號(hào)源由于是靠軟件實(shí)現(xiàn)的，所以輸出頻率及步進(jìn)受單片機(jī)時(shí)鐘頻率、指令數(shù)和指令執(zhí)行周期的限制。文中介紹了一種以CPLD為核心的脈沖信號(hào)源，脈沖信號(hào)源的參數(shù)(頻率、占空比)由工控機(jī)通過I／O板卡設(shè)置
關(guān)鍵字：實(shí)現(xiàn) 方案 CPLD 信號(hào)源脈沖單片機(jī)

基于CPLD的DSP與聲卡的接口技術(shù)

基于CPLD的DSP與聲卡的接口技術(shù),1引言使用復(fù)雜可編程邏輯器件(CPLD)可提高系統(tǒng)集成度、降低噪聲、增強(qiáng)系統(tǒng)可靠性并降低成本，同時(shí)它不僅具有電擦除特性，而且出現(xiàn)了邊緣掃描及在線編程等高級(jí)特性，因而可用于狀態(tài)機(jī)、同步、譯碼、解碼、計(jì)數(shù)、總線接
關(guān)鍵字：接口技術(shù) 聲卡 DSP CPLD 基于

CPLD在DSP系統(tǒng)中的應(yīng)用設(shè)計(jì)

摘要：以Altera公司MAX7000系列為代表，介紹了CPLD在DSP系統(tǒng)中的應(yīng)用實(shí)例。該方案具有一定的普遍適用性。
關(guān)鍵詞： RESET BOOT HPI CPLD的延時(shí) 時(shí)序 DSP的速度較快，要求譯碼的速度也必須較快。利用
關(guān)鍵字： CPLD DSP 系統(tǒng) 中的應(yīng)用

單片機(jī)+CPLD的多路精確延時(shí)控制系統(tǒng)

1 引言
現(xiàn)代控制系統(tǒng)中控制對(duì)象可能是復(fù)雜、分散的，而且往往是并行、獨(dú)立工作的，但整體上它們是相互關(guān)聯(lián)的有機(jī)組合。因此，控制信號(hào)的時(shí)序邏輯則要求更加精確。CPLD單片機(jī)為控制系統(tǒng)提供了技術(shù)支持，由CPLD和
關(guān)鍵字：控制系統(tǒng) 延時(shí) 精確 CPLD 單片機(jī)

共994條 38/67 |‹ « 36 37 38 39 40 41 42 43 44 45 » ›|

vhdl-cpld介紹

您好，目前還沒有人創(chuàng)建詞條vhdl-cpld!
歡迎您創(chuàng)建該詞條，闡述對(duì)vhdl-cpld的理解，并與今后在此搜索vhdl-cpld的朋友們分享。創(chuàng)建詞條

vhdl-cpld電路

利用CPLD實(shí)現(xiàn)多路數(shù)據(jù)采集
CPLD單穩(wěn)態(tài)電子電路設(shè)計(jì)詳解
采用CPLD電器定時(shí)開關(guān)控制系統(tǒng)電路
單片機(jī)驅(qū)動(dòng)CPLD的PWM正弦信號(hào)發(fā)生器設(shè)計(jì)

vhdl-cpld相關(guān)帖子

CPLD與FPGA之間通信
資料分享 | 講義《VHDL編程風(fēng)格與技巧》pdf下載
選擇VHDL還是Verilog.pdf
CPLD技術(shù)及其應(yīng)用
VHDL算術(shù)邏輯器件設(shè)計(jì).pdf
基于VHDL的4PSK調(diào)制器設(shè)計(jì)與仿真.pdf
【科普】FPGA和CPLD的特點(diǎn)及區(qū)別
任意整數(shù)分頻出來(lái)，占空比不為50%問題

vhdl-cpld資料下載

VHDL語(yǔ)言基礎(chǔ)的學(xué)習(xí)課件免費(fèi)下載
Altera FPGA_CPLD設(shè)計(jì)（實(shí)例源代碼）
Altera FPGA CPLD學(xué)習(xí)筆記
CPLD/FPGA的基本知識(shí)
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
VHDL編程風(fēng)格.pdf
PLDFPGA 結(jié)構(gòu)與原理初步.pdf

熱門主題

VHDL-CPLD 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();