<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

結(jié)合超寬帶測距和雷達(dá)功能以實現(xiàn)高級IoT應(yīng)用 11.14珠海｜與泰克共探半導(dǎo)體產(chǎn)業(yè)鏈來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 來學(xué)習(xí)NXP基于i.MX處理器的工業(yè)解決方案吧！

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> vhdl-cpld

vhdl-cpld 文章進(jìn)入vhdl-cpld技術(shù)社區(qū)

基于DSP芯片和CPLD的剎車控制系統(tǒng)設(shè)計

本文在硬件電路設(shè)計上采用DSP 芯片和外圍電路構(gòu)成速度捕獲電路,電機(jī)驅(qū)動控制器采用微控制芯片和外圍電路構(gòu)成了電流采樣、過流保護(hù)、壓力調(diào)節(jié)等電路,利用CPLD實現(xiàn)無刷直流電機(jī)的轉(zhuǎn)子位置信號的邏輯換相。在軟件設(shè)計上
關(guān)鍵字： CPLD DSP 芯片剎車

用CPLD實現(xiàn)嵌入式平臺上的實時圖像增強(qiáng)

用CPLD實現(xiàn)嵌入式平臺上的實時圖像增強(qiáng), 提出了在嵌入式平臺上用CPLD實現(xiàn)實時圖像增強(qiáng)算法的解決方案,并加以實現(xiàn)#65377;重點討論了經(jīng)過改進(jìn)的圖像增強(qiáng)算法以及使用CPLD實現(xiàn)的具體方法,介紹了所采用的嵌入式平臺的總體結(jié)構(gòu)#65377;

通常,在擁有DSP或
關(guān)鍵字： DSP CPLD FPGA

基于CPLD的片內(nèi)環(huán)形振蕩器的設(shè)計方案

本文介紹一種通用的基于CPLD的片內(nèi)振蕩器設(shè)計方法，它基于環(huán)形振蕩器原理，只占用片上普通邏輯資源(LE)，無需...
關(guān)鍵字： CPLD 環(huán)形振蕩器 SoC

CPLD在基于PCI總線的功率模塊設(shè)計中的應(yīng)用

　1 引言　　在機(jī)電一體化控制系統(tǒng)中，直流電機(jī)常用于控制系統(tǒng)的執(zhí)行器，是電機(jī)控制的重要部分，能按照處理器指令驅(qū)動電機(jī)運轉(zhuǎn)實現(xiàn)電機(jī)控制。目前直流電機(jī)PWM(pulse width modulation，脈寬調(diào)制)驅(qū)動控制方式應(yīng)用最為
關(guān)鍵字： CPLD PCI 總線功率模塊

基于CPLD的模數(shù)轉(zhuǎn)換組合研究

1引言　　

A/D轉(zhuǎn)換組合是雷達(dá)目標(biāo)諸元數(shù)據(jù)轉(zhuǎn)換、傳輸?shù)暮诵牟考?，一旦出現(xiàn)故障，目標(biāo)信號將無法傳送到信息處理中心進(jìn)行處理，從而導(dǎo)致雷達(dá)主要功能失效。某設(shè)備的A/D轉(zhuǎn)換設(shè)備結(jié)構(gòu)復(fù)雜，可靠性差，可維修性差，故障
關(guān)鍵字： CPLD 模數(shù)轉(zhuǎn)換組合

基于CPLD的DSP人機(jī)接口模塊設(shè)計

基于CPLD的DSP人機(jī)接口模塊設(shè)計,　　CPLD(Complex programmable Logic Device，復(fù)雜可編程邏輯器件)是在傳統(tǒng)的PAL、GAL基礎(chǔ)上發(fā)展而來的，具有多種工作方式和高集成、高速、高可靠性等明顯的特點?！　≡诔咚兕I(lǐng)域和實時測控方面有非常廣泛的應(yīng)用，
關(guān)鍵字：模塊設(shè)計接口人機(jī) CPLD DSP 基于

基于比時法的晶振頻率測量建模與分析

0引言石英晶體振蕩器受制造工藝、器件老化以及外部溫度等因素影響，其實際頻率值與標(biāo)稱頻率值存在...
關(guān)鍵字：晶振頻率測量比時法石英晶體振蕩器 CPLD

采用CPLD的MAX1032采樣控制的實現(xiàn)方法

采用CPLD的MAX1032采樣控制的實現(xiàn)方法,0 引言
本文主要介紹MAX1032采樣芯片以及使用CPLD對MAX1032采樣進(jìn)行控制的方法。事實上，雖然微控制器也能對MAX1032進(jìn)行方便的控制，但使用CPLD來控制系統(tǒng)外圍設(shè)備，可以節(jié)省微控制器的資源，減輕其負(fù)擔(dān)，同時可
關(guān)鍵字：實現(xiàn) 方法控制采樣 CPLD MAX1032 采用

基于MAX II系列CPLD 的LCD控制器設(shè)計

關(guān)鍵字： CPLD LCD 控制器用戶閃存

基于CPLD的片內(nèi)環(huán)形振蕩器的設(shè)計方案

基于CPLD的片內(nèi)環(huán)形振蕩器的設(shè)計方案,本文介紹一種通用的基于CPLD的片內(nèi)振蕩器設(shè)計方法，它基于環(huán)形振蕩器原理，只占用片上普通邏輯資源(LE)，無需使用專用邏輯資源(如MaxII中的UFM)，從而提高了芯片的資源利用率；振蕩頻率可在一定范圍內(nèi)調(diào)整，振蕩輸出
關(guān)鍵字：設(shè)計方案振蕩器內(nèi)環(huán) CPLD 基于

基于可編程芯片的軟件無線電試驗平臺的設(shè)計

摘要：介紹了軟件無線電的思想和結(jié)構(gòu)，提出了一種實現(xiàn)軟件無線電試驗平臺的設(shè)計方案，隨后對各個模塊進(jìn)行了分析。整個試驗平臺可以根據(jù)用戶的需求產(chǎn)生各種調(diào)制制式的中頻信號；也可以接收各種中頻信號，并變頻成基
關(guān)鍵字： CPLD 無線

基于MAX II CPLD 的LCD控制器設(shè)計

摘要：采用MAX II系列CPLD器件來實現(xiàn)LCD控制器。由于MAX II CPLD是唯一具有用戶閃存(UFM)的CPLD，因此用一片CPLD 芯片就可完成LCD全部的時序控制、顯示控制等功能,這樣無需再加入其它的接口器件，使微處理器和LCD顯示
關(guān)鍵字： CPLD LCD

MAX1032結(jié)合CPLD的應(yīng)用

介紹了14位ADC采樣芯片MAX1032的特性及工作原理，結(jié)合CPLD，給出MAX1032使用外部時鐘模式由CPLD控制采樣和存儲結(jié)果應(yīng)用方案及CPLD的邏輯設(shè)計方法。本方案適用于工業(yè)控制，自動測試，數(shù)據(jù)采集等領(lǐng)域。文中同時給出了使用Verilog編寫的CPLD代碼及主要原理圖。
關(guān)鍵字： 1032 CPLD MAX

FPGA/CPLD設(shè)計思想與技巧

FPGA/CPLD設(shè)計思想與技巧,　　本文討論的四種常用FPGA/CPLD設(shè)計思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD邏輯設(shè)計的內(nèi)在規(guī)律的體現(xiàn)，合理地采用這些設(shè)計思想能在FPGA/CPLD設(shè)計工作中取得事半功倍的效果?！?/li>
關(guān)鍵字：技巧設(shè)計思想 FPGA/CPLD

基于ARM7和CPLD的數(shù)字公交站亭系統(tǒng)設(shè)計

基于ARM7和CPLD的數(shù)字公交站亭系統(tǒng)設(shè)計, 摘要：提出了一種基于ARM7 和CPLD 架構(gòu)的數(shù)字公交站亭系統(tǒng)。系統(tǒng)通過GPRS 模塊與公交控制中心實時通信，使用CA 認(rèn)證保證通信的安全性，采用兩塊SRAM 組成具有“乒乓邏輯”的高速緩存確保顯示數(shù)據(jù)的連續(xù)性
關(guān)鍵字： ARM DSP CPLD

共994條 43/67 |‹ « 41 42 43 44 45 46 47 48 49 50 » ›|

vhdl-cpld介紹

您好，目前還沒有人創(chuàng)建詞條vhdl-cpld!
歡迎您創(chuàng)建該詞條，闡述對vhdl-cpld的理解，并與今后在此搜索vhdl-cpld的朋友們分享。創(chuàng)建詞條

vhdl-cpld電路

利用CPLD實現(xiàn)多路數(shù)據(jù)采集
CPLD單穩(wěn)態(tài)電子電路設(shè)計詳解
采用CPLD電器定時開關(guān)控制系統(tǒng)電路
單片機(jī)驅(qū)動CPLD的PWM正弦信號發(fā)生器設(shè)計

vhdl-cpld相關(guān)帖子

CPLD與FPGA之間通信
資料分享 | 講義《VHDL編程風(fēng)格與技巧》pdf下載
選擇VHDL還是Verilog.pdf
CPLD技術(shù)及其應(yīng)用
VHDL算術(shù)邏輯器件設(shè)計.pdf
基于VHDL的4PSK調(diào)制器設(shè)計與仿真.pdf
【科普】FPGA和CPLD的特點及區(qū)別
任意整數(shù)分頻出來，占空比不為50%問題

vhdl-cpld資料下載

VHDL語言基礎(chǔ)的學(xué)習(xí)課件免費下載
Altera FPGA_CPLD設(shè)計（實例源代碼）
Altera FPGA CPLD學(xué)習(xí)筆記
CPLD/FPGA的基本知識
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
VHDL編程風(fēng)格.pdf
PLDFPGA 結(jié)構(gòu)與原理初步.pdf

熱門主題

VHDL-CPLD 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();