<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

結(jié)合超寬帶測距和雷達(dá)功能以實(shí)現(xiàn)高級IoT應(yīng)用 11.14珠海｜與泰克共探半導(dǎo)體產(chǎn)業(yè)鏈來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 來學(xué)習(xí)NXP基于i.MX處理器的工業(yè)解決方案吧！

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> vhdl-cpld

vhdl-cpld 文章進(jìn)入vhdl-cpld技術(shù)社區(qū)

Verilog HDL與VHDL及FPGA的比較分析

Verilog HDL與VHDL及FPGA的比較分析,　Verilog HDL　　優(yōu)點(diǎn)：類似C語言，上手容易，靈活。大小寫敏感。在寫激勵(lì)和建模方面有優(yōu)勢。　　缺點(diǎn)：很多錯(cuò)誤在編譯的時(shí)候不能被發(fā)現(xiàn)?！　HDL　　優(yōu)點(diǎn)：語法嚴(yán)謹(jǐn)，層次結(jié)構(gòu)清晰?！　∪秉c(diǎn)：熟悉時(shí)間長，不夠靈
關(guān)鍵字：比較分析 FPGA VHDL HDL Verilog

在嵌入式設(shè)計(jì)中降低CPLD的功耗

在嵌入式設(shè)計(jì)中降低CPLD的功耗,從事便攜式或手持產(chǎn)品設(shè)計(jì)的工程師都明白對于如今的設(shè)計(jì)，最大限度地降低功耗是必不可少的要求。但是，只有經(jīng)驗(yàn)豐富的工程師理解盡可能地延長系統(tǒng)的電池壽命的那些微妙但又重要的細(xì)節(jié)。本文中我們將重點(diǎn)放在這些經(jīng)驗(yàn)
關(guān)鍵字：功耗 CPLD 降低設(shè)計(jì) 嵌入式

CPLD應(yīng)用于嵌入式系統(tǒng)與CAN總線網(wǎng)絡(luò)通信

CPLD應(yīng)用于嵌入式系統(tǒng)與CAN總線網(wǎng)絡(luò)通信,1.引言可編程邏輯器件PLD（Programmable logic Device）就是由用戶進(jìn)行編程實(shí)現(xiàn)所需邏輯功能的數(shù)字專用集成電路ASIC?？删幊踢壿嬈骷诂F(xiàn)代電子工程設(shè)計(jì)中得到了廣泛應(yīng)用。它是在PAL，GAL等邏輯器件的基礎(chǔ)上發(fā)展起來
關(guān)鍵字：總線網(wǎng)絡(luò)通信 CAN 系統(tǒng) 應(yīng)用嵌入式 CPLD

一種用VHDL設(shè)計(jì)實(shí)現(xiàn)的有線電視機(jī)頂盒信源發(fā)生

本文介紹了一種數(shù)據(jù)格式轉(zhuǎn)換的設(shè)計(jì)方案。該方案采用VHDL對一塊CPLD芯片進(jìn)行編程，使其實(shí)現(xiàn)從16位并行數(shù)據(jù)到8位并行數(shù)據(jù)的轉(zhuǎn)換，并將EISA口的數(shù)據(jù)輸出速率提高一倍，達(dá)到信源要求。
關(guān)鍵字： VHDL 設(shè)計(jì)實(shí)現(xiàn) 發(fā)生有線電視機(jī)頂盒

基于CPLD和嵌入式系統(tǒng)的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

基于CPLD和嵌入式系統(tǒng)的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),介紹一種基于CPLD和嵌入式系統(tǒng)的高速數(shù)據(jù)采集系統(tǒng)，并詳細(xì)闡述了系統(tǒng)的結(jié)構(gòu)和軟硬件的實(shí)現(xiàn)方案。
　　關(guān)鍵詞：高速數(shù)據(jù)采集；CPLD；嵌入式系統(tǒng)Design and Implementation of Highspeed Data Sampling System Ba s
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 實(shí)現(xiàn) 數(shù)據(jù)采集高速嵌入式基于 CPLD

數(shù)字電壓表的VHDL設(shè)計(jì)與實(shí)現(xiàn)

數(shù)字電壓表的VHDL設(shè)計(jì)與實(shí)現(xiàn),介紹數(shù)字電壓表的組成及工作原理，論述了基于VHDL語言和FPGA芯片的數(shù)字系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)過程。
　　關(guān)鍵詞：數(shù)字電壓表；VHDL語言；FPGAVHDL Realization of Digital VoltmeterZHAO Xiaobo, LIU Zhanwei, LI Su
關(guān)鍵字：實(shí)現(xiàn) 設(shè)計(jì) VHDL 電壓表數(shù)字

基于VHDL語言的智能撥號報(bào)警器的設(shè)計(jì)

基于VHDL語言的智能撥號報(bào)警器的設(shè)計(jì),介紹了以EDA技術(shù)作為開發(fā)手段的智能撥號報(bào)警系統(tǒng)的實(shí)現(xiàn)。本系統(tǒng)基于VHDL語言，采用FPGA作為控制核心，實(shí)現(xiàn)了遠(yuǎn)程防盜報(bào)警。該報(bào)警器具有體積小、可靠性高、靈活性強(qiáng)等特點(diǎn)。

　　關(guān)鍵詞：VHDL語言 FPGA ASIC DTM
關(guān)鍵字：報(bào)警器設(shè)計(jì) 撥號智能 VHDL 語言基于

基于CPLD的可編程寬頻高精度CCD信號發(fā)生器設(shè)計(jì)

本文設(shè)計(jì)了一種基于CPLD的可編程高精度CCD信號發(fā)生器。充分利用CPLD的可編程性．模擬出滿足系統(tǒng)要求的CD信號，輸出信號頻率達(dá)到1IMHZ。
關(guān)鍵字： CPLD CCD 可編程高精度

利用CPLD解決便攜式產(chǎn)品設(shè)計(jì)的挑戰(zhàn)

移動(dòng)電話、便攜式媒體播放器、掌上游戲機(jī)和數(shù)碼相機(jī)等便攜式產(chǎn)品的激增，使得系統(tǒng)設(shè)計(jì)人員承受著越來越大的壓力。他們必須不停地開發(fā)提供擁有新特性和功能的產(chǎn)品，并盡量縮短產(chǎn)品的上市時(shí)間。那么，CPLD可微為便攜設(shè)
關(guān)鍵字：產(chǎn)品設(shè)計(jì) 挑戰(zhàn) 便攜式解決 CPLD 利用

基于CPLD的發(fā)射激光多頻率同步調(diào)制器

摘要：本文根據(jù)發(fā)射激光信號的要求,采用CPLD產(chǎn)生了頻率及占空比可調(diào)的激光調(diào)制信號,利用視頻同步分離器LM1881實(shí)現(xiàn)了激光調(diào)制信號與視頻輸入信號的同步,保證了激光光束多參數(shù)測量中測量設(shè)備的同步工作,在實(shí)際應(yīng)用中取
關(guān)鍵字： CPLD 發(fā)射調(diào)制器激光

基于CPLD的多路信號采集器的硬件電路設(shè)計(jì)

關(guān)鍵字：采集器硬件多路 CPLD

基于CPLD的矩陣鍵盤掃描模塊設(shè)計(jì)

為了在不增加CPU工作負(fù)擔(dān)的前提下，實(shí)現(xiàn)標(biāo)準(zhǔn)鍵盤和矩陣鍵盤雙鍵盤同時(shí)工作，提出了一種基于復(fù)雜可編邏輯器件(CPLD)的矩陣鍵盤掃描方案，實(shí)現(xiàn)了在矩陣鍵盤狀態(tài)控制下CPLD自動(dòng)完成鍵盤掃描、編碼、輸出的功能，CPU通過定時(shí)器中斷服務(wù)程序定時(shí)查詢矩陣鍵盤狀態(tài)，并將按鍵值直接送入鍵盤緩沖區(qū)，供其他程序使用。給出了CPLD部分模塊的VHDL語言實(shí)現(xiàn)和仿真波形。在矩陣鍵盤的掃描、編碼、輸出完全不需CPU控制的前提下，實(shí)現(xiàn)標(biāo)準(zhǔn)鍵盤和矩陣鍵盤雙鍵盤同時(shí)使用。
關(guān)鍵字： CPLD 矩陣鍵盤掃描模塊設(shè)計(jì)

基于VHDL的嵌入式單總線控制器設(shè)計(jì)

關(guān)鍵字：單總線 DS1820 VHDL 控制器

Altera發(fā)售新的MAX V CPLD系列

　　擴(kuò)展其最受歡迎的CPLD產(chǎn)品的供應(yīng)，Altera公司今天宣布推出MAX? V器件系列。與競爭CPLD相比，MAX V系列總功耗降低了一半，同時(shí)保持了最初MAX系列獨(dú)特的瞬時(shí)接通、單芯片和非易失特性。　　新的MAX V CPLD密度范圍在40到2,210個(gè)邏輯單元(LE)之間，具有低功耗和高性能特性，非常適合各類市場領(lǐng)域中的通用和便攜式設(shè)計(jì)，包括，固網(wǎng)、無線、消費(fèi)類、計(jì)算機(jī)/存儲(chǔ)、汽車電子和廣播等。
關(guān)鍵字： Altera CPLD

基于ARM和μC／OS-Ⅱ的在線磷酸根離子監(jiān)測儀設(shè)計(jì)

基于ARM和μC／OS-Ⅱ的在線磷酸根離子監(jiān)測儀設(shè)計(jì),摘要：基于火電廠磷酸根離子在線測量的精度和穩(wěn)定性需要，該磷酸根離子監(jiān)測儀是依據(jù)磷釩鉬黃分光光度法原理，采用高性能的ARM微控制器和穩(wěn)定可靠的mu;C／OS-Ⅱ操作系統(tǒng)來完成在線式磷酸根離子檢測儀管理控制系統(tǒng)的要
關(guān)鍵字： ARM AC-DC 電源 USB CPLD 放大器

共994條 42/67 |‹ « 40 41 42 43 44 45 46 47 48 49 » ›|

vhdl-cpld介紹

您好，目前還沒有人創(chuàng)建詞條vhdl-cpld!
歡迎您創(chuàng)建該詞條，闡述對vhdl-cpld的理解，并與今后在此搜索vhdl-cpld的朋友們分享。創(chuàng)建詞條

vhdl-cpld電路

利用CPLD實(shí)現(xiàn)多路數(shù)據(jù)采集
CPLD單穩(wěn)態(tài)電子電路設(shè)計(jì)詳解
采用CPLD電器定時(shí)開關(guān)控制系統(tǒng)電路
單片機(jī)驅(qū)動(dòng)CPLD的PWM正弦信號發(fā)生器設(shè)計(jì)

vhdl-cpld相關(guān)帖子

CPLD與FPGA之間通信
資料分享 | 講義《VHDL編程風(fēng)格與技巧》pdf下載
選擇VHDL還是Verilog.pdf
CPLD技術(shù)及其應(yīng)用
VHDL算術(shù)邏輯器件設(shè)計(jì).pdf
基于VHDL的4PSK調(diào)制器設(shè)計(jì)與仿真.pdf
【科普】FPGA和CPLD的特點(diǎn)及區(qū)別
任意整數(shù)分頻出來，占空比不為50%問題

vhdl-cpld資料下載

VHDL語言基礎(chǔ)的學(xué)習(xí)課件免費(fèi)下載
Altera FPGA_CPLD設(shè)計(jì)（實(shí)例源代碼）
Altera FPGA CPLD學(xué)習(xí)筆記
CPLD/FPGA的基本知識
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
VHDL編程風(fēng)格.pdf
PLDFPGA 結(jié)構(gòu)與原理初步.pdf

熱門主題

VHDL-CPLD 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();