<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> xilinx fpga

          用FPGA實(shí)現(xiàn)FIR濾波器

          • 你接到要求用FPGA實(shí)現(xiàn)FIR濾波器的任務(wù)時(shí),也許會(huì)想起在學(xué)校里所學(xué)的FIR基礎(chǔ)知識(shí),但是下一步該做什么呢?哪些參數(shù)是重要的?做這個(gè)設(shè)計(jì)的最佳方法是什么?還有這個(gè)設(shè)計(jì)應(yīng)該怎樣在FPGA中實(shí)現(xiàn)?現(xiàn)在有大量的低成本IP核和工具來幫助你進(jìn)行設(shè)計(jì),因?yàn)镕IR是用FPGA實(shí)現(xiàn)的最普通的功能。
          • 關(guān)鍵字: FIR濾波器  DSP  LUT  FPGA  

          克服FPGA I/O引腳分配挑戰(zhàn)

          • 賽靈思公司開發(fā)了一種規(guī)則驅(qū)動(dòng)的方法。首先根據(jù)PCB和FPGA設(shè)計(jì)要求定義一套初始引腳布局,這樣利用與最終版本非常接近的引腳布局設(shè)計(jì)小組就可以盡可能早地開始各自的設(shè)計(jì)流程。 如果在設(shè)計(jì)流程的后期由于PCB布線或內(nèi)部FPGA性能問題而需要進(jìn)行調(diào)整,在采用這一方法晨這些問題通常也已經(jīng)局部化了,只需要在PCB或FPGA設(shè)計(jì)中進(jìn)行很小的設(shè)計(jì)修改。
          • 關(guān)鍵字: PCB  IO引腳分配  FPGA  

          多種EDA工具的FPGA協(xié)同設(shè)計(jì)

          • 在FPGA開發(fā)的各個(gè)階段,市場(chǎng)為我們提供了很多優(yōu)秀的EDA工具。面對(duì)眼花繚亂的EDA工具,如何充分利用各種工具的特點(diǎn),并規(guī)劃好各種工具的協(xié)同使用,對(duì)FPGA開發(fā)極其重要。本文將通過開發(fā)實(shí)例“帶順序選擇和奇偶檢驗(yàn)的串并數(shù)據(jù)轉(zhuǎn)換接口”來介紹基于多種EDA工具——QuartusII、FPGA CompilerII、Modelsim——的FPGA協(xié)同設(shè)計(jì)。
          • 關(guān)鍵字: FPGA;EDA;協(xié)同設(shè)計(jì)  

          用最新工具解決FPGA設(shè)計(jì)中的時(shí)序問題

          •   時(shí)序問題的惱人之處在于沒有哪種方法能夠解決所有類型的問題。由于客戶對(duì)于和現(xiàn)場(chǎng)應(yīng)用工程師共享源代碼通常非常敏感,因此我們通常都是通過將工具的潛力發(fā)揮到極致來幫助客戶解決其時(shí)序問題。當(dāng)然好消息就是通過這種方法以及優(yōu)化RTL代碼,可以解決大多數(shù)時(shí)序問題。
          • 關(guān)鍵字: 時(shí)序問題  FPGA  

          Verilog串口通訊設(shè)計(jì)

          • FPGA(Field Pmgrammable Gate Array)現(xiàn)場(chǎng)可編程門陣列在數(shù)字電路的設(shè)計(jì)中已經(jīng)被廣泛使用。這種設(shè)計(jì)方式可以將以前需要多塊集成芯片的電路設(shè)計(jì)到一塊大模塊可編程邏輯器件中,大大減少了電路板的尺寸,增強(qiáng)了系統(tǒng)的可靠性和設(shè)計(jì)的靈活性。本文詳細(xì)介紹了已在實(shí)際項(xiàng)目中應(yīng)用的基于FPGA的串口通訊設(shè)計(jì)。本設(shè)計(jì)分為硬件電路設(shè)計(jì)和軟件設(shè)計(jì)兩部分,最后用仿真驗(yàn)證了程序設(shè)計(jì)的正確性。
          • 關(guān)鍵字: Verilog  串口通訊  FPGA  

          基于FPGA的視覺、聽覺誘發(fā)電位系統(tǒng)的設(shè)計(jì)

          • 誘發(fā)電位是神經(jīng)系統(tǒng)接受各種外界刺激后所產(chǎn)生的特異性電反應(yīng)。它在中樞神經(jīng)系統(tǒng)及周圍神經(jīng)系統(tǒng)的相應(yīng)部位被檢出,與刺激有鎖時(shí)關(guān)系的電位變化,具有能定量及定位的特點(diǎn),往往較常規(guī)腦電圖檢查有更穩(wěn)定的效果,從而在診斷及研究神經(jīng)系統(tǒng)各部位神經(jīng)電生理變化方面,有重要作用。
          • 關(guān)鍵字: 腦電電位  VGA  FPGA  誘發(fā)電位  

          基于FPGA的SoC/IP驗(yàn)證平臺(tái)的設(shè)計(jì)與應(yīng)用

          • SoC是大規(guī)模集成電路的發(fā)展趨勢(shì)。SoC設(shè)計(jì)必須依靠完整的系統(tǒng)級(jí)驗(yàn)證來保證其正確性?;贔PGA的驗(yàn)證平臺(tái)能夠縮短SoC驗(yàn)證時(shí)間,并提高驗(yàn)證工作的可靠性,還具有可重用性。本文利用Altera公司的FPGA設(shè)計(jì)了一個(gè)基于片上總線的SoC原型驗(yàn)證平臺(tái),并將VxWorks嵌入式操作系統(tǒng)應(yīng)用于此平臺(tái),通過軟硬件協(xié)同驗(yàn)證的方法,驗(yàn)證了平臺(tái)的可靠性。該平臺(tái)在CF卡及通用智能卡SoC芯片驗(yàn)證中得以應(yīng)用。
          • 關(guān)鍵字: SoC驗(yàn)證平臺(tái)  系統(tǒng)級(jí)驗(yàn)證  FPGA  

          以FPGA可編程邏輯器件為設(shè)計(jì)平臺(tái)的全彩led顯示屏設(shè)計(jì)方案

          •  介紹了一種以FPGA 可編程邏輯器件為設(shè)計(jì)平臺(tái)的、采用大屏幕全彩led 顯示屏進(jìn)行全彩灰度圖像顯示的掃描控制器實(shí)現(xiàn)方案。經(jīng)過對(duì)“19 場(chǎng)掃描”理論灰度實(shí)現(xiàn)原理的分析,針對(duì)采用該方法實(shí)現(xiàn)的全彩LED
          • 關(guān)鍵字: LED  顯示屏設(shè)計(jì)  FPGA  

          采用FPGA部分動(dòng)態(tài)可重構(gòu)方法的信號(hào)解調(diào)系統(tǒng)設(shè)計(jì)

          • 針對(duì)調(diào)制樣式在不同環(huán)境下的變化,采用了FPGA部分動(dòng)態(tài)可重構(gòu)的新方法,通過對(duì)不同調(diào)制樣式信號(hào)的解調(diào)模塊的動(dòng)態(tài)加載,來實(shí)現(xiàn)了不同環(huán)境下針對(duì)不同調(diào)制樣式的解調(diào)這種方式比傳統(tǒng)的設(shè)計(jì)方式具有更高的靈活性、可擴(kuò)展性,并減低了成本和功耗該設(shè)計(jì)方案同時(shí)也介紹了FPGA部分動(dòng)態(tài)可重構(gòu)的概念和特點(diǎn),可以對(duì)其它通信信號(hào)處理系統(tǒng)設(shè)計(jì)提供一定的參考。
          • 關(guān)鍵字: 可重構(gòu)技術(shù)  解調(diào)模塊  FPGA  

          高性能DC/DC轉(zhuǎn)換器應(yīng)對(duì)FPGA應(yīng)用中的供電要求

          • 最近FPGA供應(yīng)商推出的新型可編程器件進(jìn)一步縮小了FPGA和ASIC之間的性能差別。盡管這類器件的可配置性對(duì)設(shè)計(jì)工程師很有吸引力,但使用這 些器件所涉及的復(fù)雜設(shè)計(jì)規(guī)則和接口協(xié)議,要求設(shè)計(jì)工程師經(jīng)過全面的培訓(xùn),并需要進(jìn)行參考設(shè)計(jì)評(píng)估、設(shè)計(jì)仿真和驗(yàn)證工作。另一方面,F(xiàn)PGA應(yīng)用中非常復(fù)雜 的模擬設(shè)計(jì),例如用于內(nèi)核、I/O、存儲(chǔ)器、時(shí)鐘和其它電壓軌的DC/DC穩(wěn)壓器,也要求新的解決方案。本文討論的高性能DC/DC轉(zhuǎn)換器有助于系統(tǒng)設(shè)計(jì) 工程師克服這些挑戰(zhàn)。
          • 關(guān)鍵字: 電壓軌  DC/DC  FPGA  

          基于FPGA實(shí)現(xiàn)CPCI數(shù)據(jù)通信

          • 本文設(shè)計(jì)的系統(tǒng)采用PLX公司生產(chǎn)的CPCI協(xié)議轉(zhuǎn)換芯片PCI9054,通過Verilog HDL語言在FPGA中產(chǎn)生相應(yīng)的控制信號(hào),完成對(duì)數(shù)據(jù)的快速讀寫,從而實(shí)現(xiàn)了與CPCI總線的高速數(shù)據(jù)通信。
          • 關(guān)鍵字: CPCI協(xié)議轉(zhuǎn)換  Verilog  FPGA  

          基于FPGA的主從式高速數(shù)據(jù)采集與傳輸系統(tǒng)

          • 針對(duì)數(shù)據(jù)采集系統(tǒng)有信號(hào)形式多樣、實(shí)時(shí)傳輸和靈活配置的要求,介紹了一種基于FPGA的數(shù)據(jù)采集和傳輸系統(tǒng),以及系統(tǒng)數(shù)字電路的程序設(shè)計(jì)。該系統(tǒng)以現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)作為數(shù)據(jù)采集、預(yù)處理、組幀和傳輸?shù)目刂坪诵模ㄟ^低速串口接收控制命令,以高速USB接口向控制臺(tái)發(fā)送采集數(shù)據(jù)幀,設(shè)計(jì)了數(shù)字FIR濾波器濾除采集電路的信號(hào)干擾。
          • 關(guān)鍵字: 數(shù)字FIR濾波器  數(shù)據(jù)采集系統(tǒng)  FPGA  

          基于FPGA的34位串行編碼設(shè)計(jì)

          • 為實(shí)現(xiàn)某專用接口裝置的接口功能檢測(cè),文中詳細(xì)地介紹了一種34位串行碼的編碼方式,并基于FPGA芯片設(shè)計(jì)了該類型編碼的接收、發(fā)送電路。重點(diǎn)分析了電路各模塊的設(shè)計(jì)思路。電路采用SOPC模塊作為中心控制器,設(shè)計(jì)簡(jiǎn)潔、可靠。試驗(yàn)表明:該設(shè)計(jì)系統(tǒng)運(yùn)行正常、穩(wěn)定。
          • 關(guān)鍵字: 串行編碼  SOPC  FPGA  

          利用FPGA和多通道光模塊組合長距離傳送高速數(shù)據(jù)

          • 目前基于銅電纜的高速串口能夠以數(shù)千兆位速率進(jìn)行數(shù)據(jù)傳送,并可通過使用多個(gè)并行通道達(dá)成超過100Gbps的數(shù)據(jù)傳輸率,不過傳送的距離卻受到限制,一個(gè)可以改善傳輸距離的作法是使用光互連來取代銅電纜,Alt
          • 關(guān)鍵字: DSP  LGA  FPGA  DDM  

          基于FPGA的指紋識(shí)別系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

          • 為了提高指紋識(shí)別系統(tǒng)的實(shí)時(shí)性和處理速度,設(shè)計(jì)和實(shí)現(xiàn)了一種基于FPGA的嵌入式指紋識(shí)別系統(tǒng)。該系統(tǒng)采用處理器結(jié)合自定義硬件邏輯的方法,以下載到FPGA的MICOBLAZE嵌入式軟核為系統(tǒng)控制模塊,運(yùn)用FPGA路基單元實(shí)現(xiàn)指紋圖像的處理。
          • 關(guān)鍵字: 指紋識(shí)別  MICOBLAZE  FPGA  
          共6772條 68/452 |‹ « 66 67 68 69 70 71 72 73 74 75 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類,一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計(jì)要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();