<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> xilinx fpga

          FPGA低功耗設(shè)計小貼士

          • 采用FPGA進行低功耗設(shè)計并不是一件容易的事,盡管有許多方法可以降低功耗。FPGA的類型、IP核、系統(tǒng)設(shè)計、軟件算法、功耗分析工具及個人設(shè)計方法都會對產(chǎn)品功耗產(chǎn)生影響。值得注意的是,如果使用不當(dāng),有些方法反而會增加功耗,因此必須根據(jù)實際情況選擇適當(dāng)?shù)脑O(shè)計方法。
          • 關(guān)鍵字: 功率估算  結(jié)構(gòu)設(shè)計  FPGA  

          基于FPGA的高速并行Viterbi譯碼器的設(shè)計與實現(xiàn)

          • 針對319卷積編碼,提出一種Viterbi譯碼器的FPGA實現(xiàn)方案。該方案兼顧了資源消耗和譯碼效率,通過有效的時鐘和存儲介質(zhì)復(fù)用,實現(xiàn)了高速并行的譯碼功能,并利用Verilog語言在Xilinx ISE 6.2中進行了建模仿真和綜合實現(xiàn)。
          • 關(guān)鍵字: 卷積編碼  Viterbi譯碼器  FPGA  

          FPGA加速三維CT圖像重建

          • 針對三維圖像重建的經(jīng)典算法(FDK算法)在FPGA上的加速,提出了并行無等待流水線的實現(xiàn)方法。實驗結(jié)果表明,該方法獲得了較高的加速比。
          • 關(guān)鍵字: 三維圖像重建  FDK算法  FPGA  

          一種改進Turbo碼譯碼器的FPGA設(shè)計與實現(xiàn)

          • 提出了一種基于MAX-Log-MAP算法的更有效減小譯碼延時的方法,通過并行計算前向狀態(tài)度量和后向狀態(tài)度量,將半次迭代譯碼延時縮短一半,而譯碼性能沒有損失,同時也減小了硬件實現(xiàn)中的時序控制復(fù)雜度。
          • 關(guān)鍵字: Turbo碼  迭代譯碼  FPGA  

          基于NIOS Ⅱ處理器的數(shù)字信號解碼器設(shè)計

          • 介紹了一種基于NIOS Ⅱ?qū)崿F(xiàn)數(shù)字信號解碼器的方法,該系統(tǒng)由FPGA 和相應(yīng)接口電路組成,將NIOS Ⅱ嵌入式軟核CPU 集成到FPGA 中構(gòu)成片上系統(tǒng)( SOC) ,可以將串行輸入的不歸零PCM 碼轉(zhuǎn)換為可分析的8 位并行碼,并通過上位機軟件顯示解碼結(jié)果。
          • 關(guān)鍵字: 數(shù)字信號解碼器  嵌入式軟核CPU  FPGA  

          基于FPGA的GSM系統(tǒng)直放站數(shù)字選頻器設(shè)計

          • 提出了一種基于FPGA的數(shù)字選頻器設(shè)計方案,該數(shù)字選頻器應(yīng)用于八通道的GSM系統(tǒng)直放站,采用低成本的FPGA芯片Xilink Spartan-3A DSP XC3SD3400A進行數(shù)字信號處理。給出了較詳細的硬件設(shè)計方案,并通過Agilent Technologies N5230A網(wǎng)絡(luò)分析儀對數(shù)字選頻器進行了測量,被選出的有效相鄰信道之間的最小間隔能達到1MHz,能夠?qū)崿F(xiàn)較好的選頻功能,可滿足實際應(yīng)用的要求。
          • 關(guān)鍵字: 數(shù)字選頻器  MSP430  FPGA  

          基于FPGA的立體視頻轉(zhuǎn)換系統(tǒng)

          • 給出了以FPGA為核心、針對自由立體顯示器的立體視頻格式轉(zhuǎn)換系統(tǒng)的設(shè)計與實現(xiàn)方法。詳細介紹了系統(tǒng)的硬件構(gòu)成和FPGA邏輯設(shè)計,包括DVI控制、視頻格式轉(zhuǎn)換以及數(shù)據(jù)緩沖系統(tǒng)等。
          • 關(guān)鍵字: 視頻格式轉(zhuǎn)換  數(shù)據(jù)緩沖系統(tǒng)  FPGA  

          用FPGA實現(xiàn)優(yōu)化的指紋識別預(yù)處理算法

          • 在選取較優(yōu)化的指紋識別預(yù)處理算法的基礎(chǔ)上,根據(jù)算法的結(jié)構(gòu)選取具有并行處理、低功耗、速度快等特點的FPGA作為實現(xiàn)算法的基本器件。由于用FPGA實現(xiàn)復(fù)雜算法較傳統(tǒng)器件從思考角度和實現(xiàn)方向上都有很大區(qū)別,所以本次設(shè)計從新的方向來完成傳統(tǒng)的指紋處理的設(shè)計。
          • 關(guān)鍵字: 指紋識別  預(yù)處理  FPGA  

          基于VHDL的感應(yīng)加熱電源數(shù)字移相觸發(fā)器設(shè)計

          • 用數(shù)字觸發(fā)器的設(shè)計思想設(shè)計其硬件結(jié)構(gòu)并對軟件算法進行了改進。改進后的數(shù)字移相觸發(fā)器簡單可靠,產(chǎn)生脈沖的對稱性好,抗干擾能力強,能夠保證捕獲到每一個換相區(qū)并及時觸發(fā)。
          • 關(guān)鍵字: 鎖相環(huán)倍頻  脈沖觸發(fā)模塊  FPGA  

          基于FPGA的FIR濾波器的實現(xiàn)

          • 提出了一種采用現(xiàn)場可編程門陣列器件FPGA并利用窗函數(shù)法實現(xiàn)線性FIR數(shù)字濾波器硬件電路的方案,并以一個十六階低通FIR數(shù)字濾波器電路的實現(xiàn)為例說明了利用Xilinx公司XC4000系列芯片的設(shè)計過程。設(shè)計的電路通過軟件程序進行了驗證和硬件仿真,結(jié)果表明電路工作正確可靠,能滿足設(shè)計要求。
          • 關(guān)鍵字: FIR濾波器  窗函數(shù)  FPGA  

          基于FPGA的脈沖重復(fù)頻率(PRF)跟蹤器的設(shè)計

          • 本文利用FPGA資源豐富?易于編程的特點設(shè)計了純硬方式的脈沖重復(fù)頻率跟蹤器,實現(xiàn)了在密集信號環(huán)境下的信號跟蹤,并且將多路并行的跟蹤器集成在一片F(xiàn)PGA中,簡化了系統(tǒng)結(jié)構(gòu),縮小了體積?
          • 關(guān)鍵字: 多路脈沖重復(fù)頻率跟蹤器  關(guān)聯(lián)比較器  FPGA  

          IIR數(shù)字濾波器的FPGA仿真與實現(xiàn)

          • 采用自頂向下的模塊化設(shè)計思想,介紹了一種采用級聯(lián)結(jié)構(gòu)在FPGA上實現(xiàn)IIR數(shù)字濾波器的設(shè)計方案。設(shè)計IIR數(shù)字濾波器的二階節(jié),將二階節(jié)IIR數(shù)字濾波器級聯(lián)實現(xiàn)高階IIR數(shù)字濾波器,從而實現(xiàn)通過修改外圍參數(shù)來改變?yōu)V波器的頻率響應(yīng),根據(jù)不同的要求在不同規(guī)模的FPGA上加以實現(xiàn)。
          • 關(guān)鍵字: IIR數(shù)字濾波器  級聯(lián)結(jié)構(gòu)  FPGA  

          FPGA設(shè)計的常見問題

          • 只要輸入信號同時變化,(經(jīng)過內(nèi)部走線)組合邏輯必將產(chǎn)生毛刺。將它們的輸出直接連接到時鐘輸入端、清零或置位端口的設(shè)計方法是錯誤的,這可能會導(dǎo)致嚴重的后果。 所以我們必須檢查設(shè)計中所有時鐘、清零和置位等對毛刺敏感的輸入端口,確保輸入不會含有任何毛刺。
          • 關(guān)鍵字: 毛刺  置位信號  FPGA  

          基于FPGA的電子密碼鎖的研制

          • 介紹在QUATUSII環(huán)境下,采用FPGA可編程邏輯器件開發(fā)的電子密碼鎖,并利用狀態(tài)機(FSM)實現(xiàn)鍵盤消抖及系統(tǒng)主控模塊的行為控制,從實際工程設(shè)計角度闡述了系統(tǒng)所有模塊及其工作原理、軟件設(shè)計方法,提出了系統(tǒng)設(shè)計注意要點。
          • 關(guān)鍵字: QUATUSII  密碼鎖  FPGA  狀態(tài)機  

          MP3的FPGA設(shè)計

          • FPGA能滿足MP3整個系統(tǒng)的價格、功耗和性能要求,它們靈活的結(jié)構(gòu)使系統(tǒng)設(shè)計人員能在每種MP3播放機中最佳地實現(xiàn)各種功能。
          • 關(guān)鍵字: MP3  邏輯模塊  FPGA  
          共6772條 75/452 |‹ « 73 74 75 76 77 78 79 80 81 82 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類,一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實際應(yīng)用要求進行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();