基于FPGA的數(shù)字中頻接收和恢復(fù)系統(tǒng)設(shè)計
加入技術(shù)交流群
4 系統(tǒng)工作原理
FPGA是系統(tǒng)的核心，FPGA從TLK1501中接收數(shù)據(jù)，經(jīng)過處理后，將有效數(shù)據(jù)送到AD9957并行數(shù)據(jù)輸入端口，由AD9957完成信號的恢復(fù)。
系統(tǒng)中光纖的傳輸速率為1．2Gbit·s-1，在TLK1501中經(jīng)過10b／8b解碼后，其有效數(shù)據(jù)的傳輸速率為960 Mbit·s-1，經(jīng)過時鐘恢復(fù)，數(shù)據(jù)對齊后，轉(zhuǎn)換為16位并行數(shù)據(jù)輸出，等效并行傳輸速率為60 MHz，因此，FPGA需要為TLK1501提供60 MHz的配置時鐘。
TLK1501中接收到了并行數(shù)據(jù)，在FPGA中需進一步的處理，分離出幀命令字，提取有效數(shù)據(jù)，并進行CRC校驗，其信號處理流程如圖6所示。本文引用地址：http://www.ex-cimer.com/article/190001.htm
，系統(tǒng)借助FPGA寄存器資源和并行處理數(shù)據(jù)時高速流水線優(yōu)勢，根據(jù)數(shù)學算法上的超前位計算原理，系統(tǒng)實現(xiàn)高速有效的CRC計算，很好地使資源和速度平衡。在CRC校驗正確的情況下，進行下一步處理。當前幀輸出的前25 Byte為系統(tǒng)的控制字，最后的2 Byte為CRC校驗的高8位和低8位，在此單獨分離出來，剩余的數(shù)據(jù)位為有效數(shù)據(jù)。
在進行數(shù)據(jù)緩存時，系統(tǒng)采用乒乓操作實現(xiàn)。提取出來的有效數(shù)據(jù)通過“輸入選擇”單元將數(shù)據(jù)流交替分配到兩個數(shù)據(jù)緩沖區(qū)，在本系統(tǒng)中，數(shù)據(jù)緩沖模塊采用雙口RAM實現(xiàn)。在第一個緩沖周期，將輸入的數(shù)據(jù)暫存到“雙口RAM1”，在第2個緩沖周期，通過“輸入選擇”單元的切換，將輸入的數(shù)據(jù)暫存到“雙口RAM2”，同時“雙口RAM1”中暫存的第1個周期數(shù)據(jù)通過“輸出選擇”單元的選擇，由AD9957控制邏輯按照時序要求并行輸出；在第3個緩沖周期通過“輸入選擇”單元的再次切換，將輸入的數(shù)據(jù)暫存到“雙口RAM1”，同時“雙口RAM2”暫存的第2個周期數(shù)據(jù)通過“輸出選擇”單元的切換，由AD9957控制邏輯時序要求并行輸出，如此循環(huán)。通過“輸入選擇”單元和“輸出選擇”單元按時鐘節(jié)拍、相互配合的切換，將經(jīng)過緩沖的數(shù)據(jù)流連續(xù)地送到“數(shù)據(jù)流運算處理模塊”進行運算或處理，實現(xiàn)了對數(shù)據(jù)流進行流水線式的處理，完成數(shù)據(jù)的無縫緩沖與處理。
5 測試結(jié)果
在雷達中頻采集后，經(jīng)過預(yù)處理，得到寬帶為20 MHz的零中頻信號，并通過光線傳輸?shù)较到y(tǒng)中。FPCA通過合理的配置TLK1501和AD99 57，將接收到的數(shù)據(jù)上變頻到200 MHz。圖7為SignalTap邏輯分析儀采集到寬帶為20 MHz的零中頻信號時域波形圖，圖8為頻譜儀觀測到的AD9957在正交調(diào)制模式下的輸出結(jié)果，從輸出可以看出，信號中心頻率為200 MHz，信號的帶寬為20 MHz，從而驗證了系統(tǒng)設(shè)計的正確性。
6 結(jié)束語
系統(tǒng)以FPGA為核心，設(shè)計了一款高速、高性能的數(shù)字中頻接收和恢復(fù)系統(tǒng)。本設(shè)計具有以下特點：采用光纖通信技術(shù)，實現(xiàn)了數(shù)字信號的實時接收，具有傳輸誤碼率低、工作性能穩(wěn)定、抗干擾性強的優(yōu)點；采用DDS技術(shù)，實現(xiàn)了輸出高穩(wěn)定度的數(shù)字正交調(diào)制要求。FPGA較大的靈活性為系統(tǒng)的實現(xiàn)提供了保證，硬件結(jié)構(gòu)簡單，功能清晰明了。但是，TLK1501依舊沒有把光線通信的優(yōu)勢充分體現(xiàn)，EP1AGX20CF48416內(nèi)部含有光纖收發(fā)器，若用FPGA內(nèi)部的光纖收發(fā)模塊，則可進一步提高傳輸速率，改善系統(tǒng)的性能。
評論