基于FPGA的全新數(shù)字化PCM中頻解調(diào)器設(shè)計(jì)

均勻采樣二階DPLL誤差傳遞函數(shù)幅頻特性具有明顯的高通特性，而且通帶截止頻率基本上和環(huán)路自由振蕩頻率一致，所以理論上只要恰當(dāng)?shù)剡x擇環(huán)路自由振蕩頻率就可以得到我們所希望的等效高通濾波器。特別是當(dāng)通帶截止頻率很小時(shí)，高通特性的性能會(huì)更好，因?yàn)橥◣⒏悠教?。所以用這種方法實(shí)現(xiàn)窄帶高通濾波器要比常規(guī)的FIR和HR濾波器都經(jīng)濟(jì)。因此，利用均勻采樣二階DPLL誤差傳遞函效的高通特性濾除緩慢變化的載波頻偏和多譜勒頻率成份，實(shí)現(xiàn)等效的開環(huán)頻率跟蹤。
2．5 位同步設(shè)計(jì)
本設(shè)計(jì)方案中的位同步器主要由同相、正交積分環(huán)路、數(shù)字序列濾波器、分頻器和碼型變換器幾部分組成。其結(jié)構(gòu)原理如圖5所示，下面將分別說明各個(gè)主要組成部分的原理與實(shí)現(xiàn)的功能。

同相正交積分環(huán)路主要用于實(shí)現(xiàn)對(duì)接收信號(hào)和同步信號(hào)的鑒相，利用匹配濾波的原理，比較接收到的信號(hào)和晶振產(chǎn)生經(jīng)過分頻后的信號(hào)兩者之間的相位差，輸出超前或滯后脈沖，用于調(diào)整位同步脈沖的相位。同相積分器在清除時(shí)刻的采樣輸出極性，取決于輸入碼元的極性，而與同步與否以及相位誤差的極性無關(guān)。因此，可以將同相積分器的輸出經(jīng)過保持電路后再進(jìn)行過零檢測(cè)來得到碼元轉(zhuǎn)換的信息。
當(dāng)存在噪聲時(shí)，如果超前、滯后脈沖直接用于環(huán)路相位調(diào)節(jié)，將產(chǎn)生相位抖動(dòng)，特別是在信噪比低或接近予零的情況下，問題更加嚴(yán)重。為此，環(huán)路中需要使用序列濾波器。這種濾波器專門用于鑒相器輸出的超前或滯后脈沖的情況。它由計(jì)數(shù)容量為2N的可逆計(jì)數(shù)器構(gòu)成，其結(jié)構(gòu)如圖6所示。

可逆計(jì)數(shù)器對(duì)超前脈沖進(jìn)行向上計(jì)數(shù)，對(duì)滯后脈沖進(jìn)行向下計(jì)數(shù)。在開始計(jì)數(shù)時(shí)，可逆計(jì)數(shù)器的狀態(tài)為N，當(dāng)超前脈沖比滯后脈沖多N個(gè)時(shí)，可逆計(jì)數(shù)器計(jì)滿到容量2N，同時(shí)輸出一個(gè)推后控制脈沖，以便用它去控制本地估算信號(hào)的相位推后一步。與此同時(shí)，或門就輸出一個(gè)脈沖，將可逆計(jì)數(shù)量N，重新開始計(jì)數(shù)。而當(dāng)滯后脈沖比超前脈沖多N個(gè)時(shí)，可逆計(jì)數(shù)器的計(jì)數(shù)值為0，同時(shí)輸出一個(gè)提前控制脈沖，以便用它去控制本地估算信號(hào)的相位前移一步。這時(shí)，或門也輸出一個(gè)脈沖，將可逆計(jì)數(shù)置N，重新開始計(jì)數(shù)。