利用C語言對FPGA計算解決方案進行編程方法介紹

3 對環(huán)境的仿真

再下一步是建立仿真環(huán)境，并在其中測試和優(yōu)化硬件代碼。仿真環(huán)境提供了完整的bit-true/cycle-true仿真，并對FPGA的實現(xiàn)進行可靠的模擬。利用設(shè)計輸出與C軟件仿真輸出的比較來測試精度，同樣也可得到FPGA處理器上真實運行速度的報告。通常，進行結(jié)構(gòu)塊仿真有助于找到設(shè)計中的問題，因為這些塊在重組后可以確定總體的運行效果?？稍诜抡孢^程中做進一步的調(diào)整，如利用流水線在每個時鐘周期內(nèi)進行單輸入單輸出的測試，或?qū)⑻幚磉^程細(xì)分到更多的并行數(shù)據(jù)流中直到FPGA的資源利用率達(dá)到100%。此外，在硬件編譯時也能發(fā)現(xiàn)算法的最慢點并對其優(yōu)化，在FPGA甚至板子之間分割算法還可以獲得額外的速度。利用軟件，進一步調(diào)整可獲得更好的性能。然而，精確調(diào)整帶來的性能增益卻會下降。通過簡單的增加FPGA非常具有成本效益。并不需要使設(shè)計完美化，因為基于這些結(jié)果的設(shè)計可以在任何時候進行快速的仿真和優(yōu)化。一旦仿真完成，就可以將設(shè)計編譯到硬件里并激活數(shù)據(jù)流管理(DSM)，以便將數(shù)據(jù)流送到FPGA處理器板而不是仿真器中。

訪問TI網(wǎng)站，獲取最新技術(shù)信息全面了解德州儀器(TI)的處理器電源參考設(shè)計：交叉參考搜索、應(yīng)用手冊、工具和軟件、方框圖參考設(shè)計、模擬eLAB。