門電路延遲時(shí)間的Multisim仿真測試方案

摘 要：介紹了用Multisim 仿真軟件測試門電路延遲時(shí)間的方法，提出了三種測試方案，即將奇數(shù)個(gè)門首尾相接構(gòu)成環(huán)形振蕩電路，用虛擬示波器測試所產(chǎn)生振蕩信號的周期，計(jì)算門的傳輸延遲時(shí)間；奇數(shù)個(gè)門首尾相接構(gòu)成環(huán)形振蕩電路，用虛擬示波器測試其中一個(gè)門的輸入信號、輸出信號波形及延遲時(shí)間；在一個(gè)門的輸入端加入矩形脈沖信號，測試一個(gè)門的輸入信號、輸出信號波形及延遲時(shí)間。所述方法的創(chuàng)新點(diǎn)是，解決了受示波器上限頻率限制實(shí)際硬件測試效果不明顯的問題,并給出Multisim 軟件將門的初始輸出狀態(tài)設(shè)置為0 時(shí)，使測試電路不能正常工作的解決方法。

　　0 引 言

　　門電路的傳輸延遲時(shí)間tpd 是表示工作速度的指標(biāo)，實(shí)驗(yàn)室硬件測量的一般方法是，將N 個(gè)門( N為奇數(shù)) 首尾相接構(gòu)成振蕩周期為T = 2N tpd的環(huán)形振蕩電路，用示波器通過顯示的波形測量出振蕩周期T后，再計(jì)算出傳輸延遲時(shí)間tpd。

　　由于門的傳輸延遲時(shí)間tpd 很短，測量時(shí)受示波器上限頻率限制，測量效果較差，而用Mult isim 軟件仿真測試，可獲得理想的實(shí)驗(yàn)效果。

　　以下分析用Mult isim 2001版本，所得結(jié)論也適于其他版本。

　　1 Multisim仿真測試方案

　　1. 1 測試方案1

　　將奇數(shù)個(gè)門首尾相接構(gòu)成環(huán)形振蕩電路，用虛擬示波器測試所產(chǎn)生振蕩信號的周期，計(jì)算門的傳輸延遲時(shí)間。

　　設(shè)所用門的個(gè)數(shù)為N ，振蕩信號的周期為T ，則傳輸延遲時(shí)間為：

　　以反相器74LS04N 作為仿真實(shí)驗(yàn)器件，構(gòu)建仿真實(shí)驗(yàn)電路如圖1 所示。

圖1 測試方案1 的仿真實(shí)驗(yàn)電路

　　由于Mult isim 軟件將每個(gè)門的初始輸出狀態(tài)設(shè)置為0，直接用奇數(shù)個(gè)門首尾相接構(gòu)成環(huán)形振蕩電路進(jìn)行仿真時(shí)，出現(xiàn) nable to determine the simulatiONtimeSTep automatically 的提示，無法同步仿真模擬。

　　解決的方法是在左邊第一個(gè)門U1A 的輸入端接入轉(zhuǎn)換開關(guān)J1 ，仿真時(shí)先將開關(guān)J1 置于接地狀態(tài)，電路對輸入的0 信號進(jìn)行處理后便脫離設(shè)置的初始輸出狀態(tài)，再將轉(zhuǎn)換開關(guān)J1 置于接輸出端構(gòu)成環(huán)形振蕩電路。

　　仿真前，可對74LS04N 的上升延遲時(shí)間及下降延遲時(shí)間進(jìn)行設(shè)置，如設(shè)置r ise delay= 10 ns，fall delay=10 ns。