基于VHDL的線性分組碼編譯碼器設(shè)計(jì)
2.2 線性分組碼譯碼器設(shè)計(jì)
將生成矩陣G進(jìn)行初等運(yùn)算:原矩陣的第2,3,1行分別作為典型矩陣的第1,2,3行,可得典型生成矩陣:
于是,典型監(jiān)督矩陣H為:
監(jiān)督碼元與信息碼元之間的關(guān)系稱(chēng)為監(jiān)督方程式(監(jiān)督關(guān)系式),監(jiān)督矩陣的每行中“1”的位置表示相應(yīng)碼元之間存在的監(jiān)督關(guān)系,即下述三個(gè)監(jiān)督方程:
發(fā)送的碼字C=(C0,C1,…,Cn)。e表示傳輸中的差錯(cuò);Y表示接收的碼字。如果碼字在傳輸過(guò)程中沒(méi)有出現(xiàn)差錯(cuò),則有HYT=HeT=O;出現(xiàn)差錯(cuò)時(shí),則有,S=eHT。其中,S稱(chēng)為伴隨子,又稱(chēng)為校正子。由于S只與序列傳輸中的差錯(cuò)e有關(guān),因此在編碼的能力之內(nèi),一定的e序列必然對(duì)應(yīng)一定的S組合??梢栽诮邮諜C(jī)中做好對(duì)應(yīng)表,然后根據(jù)序列S準(zhǔn)確地判斷差錯(cuò)位置,再根據(jù)出錯(cuò)位置進(jìn)行糾正,可得到正確的譯碼輸出。根據(jù)式(2)可計(jì)算接收矢量Y的伴隨子S=Y?HT。這里:
錯(cuò)誤圖樣即校正子與錯(cuò)碼位置的關(guān)系,因?yàn)閞=3,所以有3個(gè)校正子,相應(yīng)的有3個(gè)監(jiān)督關(guān)系式。將式(3)改寫(xiě)為:
則可得由伴隨子S決定對(duì)應(yīng)的錯(cuò)誤圖樣集e,即為典型監(jiān)督矩陣的轉(zhuǎn)置HT,如表1所示。本文引用地址:http://www.ex-cimer.com/article/191648.htm
評(píng)論