<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 基于FPGA快速A 律壓縮編碼的設(shè)計與實(shí)現(xiàn)

          基于FPGA快速A 律壓縮編碼的設(shè)計與實(shí)現(xiàn)

          作者: 時間:2010-03-29 來源:網(wǎng)絡(luò) 收藏

          4.1狀態(tài)機(jī)(state)

          為了使comp模塊間有序進(jìn)行工作,確保之間數(shù)據(jù)正確穩(wěn)定的傳輸,特引入狀態(tài)機(jī)對各模塊進(jìn)行數(shù)據(jù)讀、寫控制。

          4.2比較單元(compare)


          圖3 comp單元流程圖(段內(nèi)碼單元)


          圖4 comp單元流程圖(段落碼單元)



          關(guān)鍵詞: FPGA 壓縮編碼

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();