基于FPGA的永磁同步電機(jī)控制器設(shè)計(jì)
加入技術(shù)交流群
3．2 電機(jī)硬件驅(qū)動(dòng)模塊
電機(jī)硬件驅(qū)動(dòng)模塊實(shí)現(xiàn)clark，park，i_park坐標(biāo)變換，PI調(diào)節(jié)器，SVPWM產(chǎn)生器，轉(zhuǎn)速檢測(cè)等硬件模塊等雙閉環(huán)結(jié)構(gòu)。由于上述各個(gè)模塊設(shè)計(jì)比較簡(jiǎn)單常見(jiàn)，因此，這里主要介紹SoPC時(shí)序控制部分。Reset按鍵為全局復(fù)位。復(fù)位后系統(tǒng)軟件從主程序入口開(kāi)始執(zhí)行；而此時(shí)硬件驅(qū)動(dòng)模塊中的兩個(gè)狀態(tài)計(jì)數(shù)器為“-1”。這兩個(gè)計(jì)數(shù)器計(jì)數(shù)時(shí)間對(duì)應(yīng)50μs和1 ms，分別對(duì)應(yīng)于電流環(huán)和速度環(huán)的采樣時(shí)間。一旦檢測(cè)到來(lái)自NiosⅡ處理器的start高電平信號(hào)，該信號(hào)作為計(jì)數(shù)使能信號(hào)，這兩個(gè)計(jì)數(shù)器從“0”開(kāi)始計(jì)數(shù)，計(jì)數(shù)為“0”時(shí)產(chǎn)生一個(gè)高電平脈沖信號(hào)，電流環(huán)計(jì)數(shù)器脈沖用于鎖存SVPWM中的Ta，Tb，Tc(三相占空比信號(hào))，并啟動(dòng)A／D轉(zhuǎn)換。速度環(huán)的
計(jì)數(shù)器脈沖鎖存一個(gè)反饋速度信號(hào)，然后計(jì)數(shù)器循環(huán)計(jì)數(shù)。本文引用地址：http://www.ex-cimer.com/article/191771.htm
4 仿真結(jié)果
該系統(tǒng)設(shè)計(jì)對(duì)電機(jī)驅(qū)動(dòng)部分進(jìn)行開(kāi)環(huán)驗(yàn)證。給定uq(旋轉(zhuǎn)坐標(biāo)中的力矩分量)為2 048(16位Q12的定點(diǎn))，ud(旋轉(zhuǎn)坐標(biāo)中的勵(lì)磁分量)為0。正余弦兩個(gè)查找表各有720個(gè)地址，相鄰地址相差0．5°。每相隔50μs查找地址增量為l，即電機(jī)每隔50μs轉(zhuǎn)過(guò)0．5°，約為1 666 r／m。在QuartusⅡ中進(jìn)行時(shí)序仿真可得到如圖4和圖5所示的波形。
由圖4可知，A相上橋臂在每個(gè)PWM周期的占空比不同，具有從增到減，從減到增的規(guī)律；從圖5可知，器件實(shí)際工作時(shí)，上下橋臂死區(qū)時(shí)間為2μs，而且死區(qū)時(shí)間可采用NiosⅡ處理器設(shè)置。由于有死區(qū)時(shí)間的控制，該P(yáng)WM可接入電機(jī)進(jìn)行開(kāi)環(huán)調(diào)試。
5 結(jié)論
本設(shè)計(jì)的SoPC器件已產(chǎn)生PWM波，用于開(kāi)環(huán)驗(yàn)證，為后續(xù)閉環(huán)驗(yàn)證提供條件。FPGA在高速數(shù)字信號(hào)處理領(lǐng)域逐顯優(yōu)越，且SoC已成為集成電路發(fā)展的主流，而SoPC是SoC一種靈活的解決方案。其具有軟硬件協(xié)同工作，合理分配軟硬件功能等特點(diǎn)，從而能夠快速靈活實(shí)現(xiàn)系統(tǒng)設(shè)計(jì)。SoPC控制電機(jī)可提高電機(jī)動(dòng)態(tài)響應(yīng)，縮小系統(tǒng)面積，節(jié)省成本。
評(píng)論