低功耗FPGA電子系統(tǒng)優(yōu)化方法
加入技術(shù)交流群
圖5(a)為PFw、PFi的估算值，圖5(b)為測量值，其中黑線為PFw，灰線為PFi。圖6為測得的PSw值。由于y為讀寫時(shí)間占空比，所以(1-y)為系統(tǒng)空閑時(shí)間占空比，故系統(tǒng)平均功耗P為：
P=(PFw+PSw)?y+PFi(1-y) (2)
又：y=6 kHz/x MHz (3)
由(2)、(3)式和圖5、圖6中的數(shù)據(jù)，可得P關(guān)于x的曲線圖，如圖7所示。本文引用地址：http://www.ex-cimer.com/article/191793.htm
通過對比估算值與實(shí)測值發(fā)現(xiàn)，估算值與實(shí)測值曲線基本吻合，它們的最小點(diǎn)都出現(xiàn)在x為9 MHz處。
由以上結(jié)果可知，當(dāng)讀寫頻率與讀寫時(shí)間占空比不同時(shí)，系統(tǒng)整體功耗是有差距的。系統(tǒng)采用(9 MHz，6.7×10-4)的參數(shù)是最省功耗的，即系統(tǒng)每秒鐘以9 MHz頻率工作6.7×10-4 s，其余時(shí)間空閑，比系統(tǒng)用其他讀寫頻率和讀寫時(shí)間占空比的平均功耗要小。在所取樣點(diǎn)中，最小功耗值比樣點(diǎn)中的平均功耗值節(jié)約了10%左右的功耗，可見此方法在現(xiàn)實(shí)設(shè)計(jì)中可以很好地對系統(tǒng)功耗進(jìn)行優(yōu)化。
對電子系統(tǒng)來說，減少功耗可以帶來很多好處，除了簡化系統(tǒng)的散熱處理及系統(tǒng)集成方面的工序、節(jié)約成本外，還能提高系統(tǒng)可靠性、降低熱噪聲干擾等。對便攜式儀器、野外工作儀器等電池供電的系統(tǒng)來說，還能延長電池壽命，減少更換電池的麻煩。
評論