基于高端FPGA的IC驗(yàn)證平臺(tái)的PI分析

多節(jié)點(diǎn)仿真通過(guò)將電源平而分隔成用戶定義的網(wǎng)絡(luò)尺寸，并將VRM噪聲源以及去耦電容連在網(wǎng)格中合適的節(jié)點(diǎn)，通過(guò)確定每個(gè)節(jié)點(diǎn)附近的阻抗來(lái)進(jìn)行更精確的仿真。

為使仿真最準(zhǔn)確，網(wǎng)格中網(wǎng)孔的大小必須大于系統(tǒng)最高頻率對(duì)應(yīng)波長(zhǎng)的1／10。系統(tǒng)的最高工作頻率為266MHz(DDR內(nèi)存模塊)，電路板電介質(zhì)材料是FR-4，介電常數(shù)εr為4.5，于是波長(zhǎng)如下：

電路板大小為122mm×205mm，故只需4×4的網(wǎng)格就可以準(zhǔn)確仿真。為便于分析，本文采用8×8的網(wǎng)格。放置好電容后，多節(jié)點(diǎn)仿真結(jié)果如圖5所示。

在0-266MHz之間，波形大部分都在目標(biāo)阻抗以下，超出目標(biāo)阻抗的波形所代表的網(wǎng)孔都在電路板的邊緣，對(duì)電路影響不大，因此電容分布滿足要求。

4 總結(jié)

通過(guò)電路的實(shí)際測(cè)量，發(fā)現(xiàn)各電源分配系統(tǒng)均能很好的工作，與仿真結(jié)果基本一致。為了進(jìn)一步提高仿真精度，可以通過(guò)頻域測(cè)試，建立基于S參數(shù)或SPICE等效電路的電容模型庫(kù)，也有利于提高電源完整性仿真的效率。

本文討論的系統(tǒng)是FPGA的IC設(shè)計(jì)驗(yàn)證平臺(tái)，其電源完整性的分析方法對(duì)于其他類(lèi)型的電子產(chǎn)品設(shè)計(jì)也有一定的借鑒意義。隨著系統(tǒng)頻率的提高，電源分配系統(tǒng)越來(lái)越復(fù)雜，PCB的電源地阻抗諧振現(xiàn)象變得更加突出，直接影響到系統(tǒng)的穩(wěn)定工作以及產(chǎn)品級(jí)的EMI／EMC認(rèn)證，因此在IC或產(chǎn)品設(shè)計(jì)早期，應(yīng)該在系統(tǒng)層面進(jìn)行電源完整性仿真，模擬真實(shí)系統(tǒng)的行為，提前發(fā)現(xiàn)系統(tǒng)中潛在的電源問(wèn)題，從而有利于提高產(chǎn)品系統(tǒng)工作的穩(wěn)定性，加快產(chǎn)品的開(kāi)發(fā)上市。