利用基于SystemC/TLM的方法學(xué)進行IP開發(fā)和FPGA建模

隨著系統(tǒng)級芯片技術(shù)的出現(xiàn)，設(shè)計規(guī)模正變得越來越大，因而變得非常復(fù)雜，同時上市時間也變得更加苛刻。通常RTL已經(jīng)不足以擔(dān)當(dāng)這一新的角色。上述這些因素正驅(qū)使設(shè)計師開發(fā)新的方法學(xué)，用于復(fù)雜IP(硬件和軟件)以及復(fù)雜系統(tǒng)的驗證。ST公司建立了一個設(shè)計流，它從高級抽象開始，易于將模型寫入IP的精密周期或RTL模型中。當(dāng)轉(zhuǎn)入低級抽象時，建模變得復(fù)雜，故IP驗證也復(fù)雜。我們的方案最適合于這種應(yīng)用場景，因為它允許人們在各地相似的環(huán)境中運行相同的測試平臺和測試場景，因而允許在整個開發(fā)周期里高效地復(fù)用所有的測試范例和環(huán)境。

在半導(dǎo)體領(lǐng)域，開發(fā)產(chǎn)品的第一步就是以高級抽象開發(fā)規(guī)范的模型，通常用C/C++來實現(xiàn)。這里，SystemC和C++庫提供了很大幫助。它簡化了共存的硬件和軟件設(shè)計的概念化。再加上實現(xiàn)事務(wù)級模型間對口連接的TLM傳送庫，SystemC加速了整個驗證過程。另一個重要方面是所有不同抽象架構(gòu)中經(jīng)過增強的可移植性。同一測試配置可以無縫地用于不同抽象級的設(shè)計。

本文將討論一種此類的方法學(xué)。最終的目標(biāo)是設(shè)計和實現(xiàn)UWB MAC(媒體訪問層)IP。出于架構(gòu)開發(fā)的目的，決定用SystemC來實現(xiàn)整個IP。還開發(fā)了抽象級具有不同程度變化的不同架構(gòu)。所付出的努力比較少，最后得到的仿真速度很快，軟件的實際編寫也可以在設(shè)計周期非常早的階段開始。該IP的RTL結(jié)果被移植到了SPEAr系列的FPGA中。除了ARM內(nèi)核和相應(yīng)的一系列IP，SPEAr還提供一個可配置邏輯塊，這為用戶在實現(xiàn)其邏輯功能時提供了無與倫比的靈活性。從而縮短了上市時間，同樣也實現(xiàn)了空前的成本節(jié)省。

設(shè)計開發(fā)方法學(xué)

圖1所示的該方法學(xué)實現(xiàn)了開發(fā)的內(nèi)核中的事務(wù)級建模(TLM)。TLM是一種對數(shù)字系統(tǒng)進行建模的高級方案，這里將模塊之間的具體通信與功能單元或通信架構(gòu)的具體實現(xiàn)分離開。把總線或FIFO這類通信機制模型化成信道，用SystemC接口類將這些信道提供給模塊和部件。這些信道模型的信令接口功能將取代事務(wù)請求，這將減少具體的低級信息交換。

圖1：IP開發(fā)方法學(xué)流程。