利用基于SystemC/TLM的方法學(xué)進(jìn)行IP開(kāi)發(fā)和FPGA建模

在第二個(gè)范例中，當(dāng)MAC HW處理控制幀時(shí)，全局定時(shí)為：

窗口編程時(shí)間=T+tprg_winexp，故系統(tǒng)中，HW對(duì)及時(shí)打開(kāi)發(fā)送窗口的指令進(jìn)行編程。

與此同時(shí)，現(xiàn)有的SPEAr板起到了很大的幫助作用，因?yàn)樵诎迳蠝y(cè)出了AES-CCM引擎的性能。因此能夠推斷出硬件中存在AES-CCM，因?yàn)锳ES-CCM軟件算法給不出所需要的性能。

挑戰(zhàn)

被測(cè)設(shè)計(jì)(DUT)或被測(cè)單元(UUT)的測(cè)試對(duì)任何設(shè)計(jì)方法學(xué)來(lái)說(shuō)都是最關(guān)注的一個(gè)方面。在開(kāi)發(fā)的初始階段，即架構(gòu)評(píng)估階段，必須需要一個(gè)高性能的性能仿真環(huán)境。具有行為功能TLM平臺(tái)能夠滿足這一需求，并對(duì)將要執(zhí)行的功能進(jìn)行功能檢查。當(dāng)進(jìn)入到低級(jí)抽象設(shè)計(jì)階段時(shí)，仿真性能大大降低，這成為有效驗(yàn)證IP的一個(gè)問(wèn)題。

軟硬件的系統(tǒng)級(jí)仿真與軟硬件的協(xié)同仿真一塊進(jìn)行。ST有自己的平臺(tái)，這是一個(gè)包含硬件(RTL)的混合平臺(tái)，軟件利用SystemC書(shū)寫(xiě)(見(jiàn)圖2)。該平臺(tái)的瓶頸是環(huán)境中所引入IP的RTL，而且注意到這將大大地降低性能。正如預(yù)期，這是所遇到的約束，而且對(duì)是否能夠比主仿真運(yùn)行更快的可能性進(jìn)行了評(píng)估。該方案基于Xtreme服務(wù)器硬件仿真，使得運(yùn)行速度至少要比NCSIM仿真快10倍。

圖4：配有軟件的Xtreme服務(wù)器配置。

圖4所示的該技術(shù)對(duì)第一次仿真特別實(shí)用，不需要任何有關(guān)環(huán)境配置方面的工作量。其概念是在Xtreme的FPGA中運(yùn)行RTL IP。開(kāi)始時(shí)，引入的時(shí)鐘為軟件時(shí)鐘，但結(jié)果相當(dāng)可喜，還簡(jiǎn)化了RTL的系統(tǒng)驗(yàn)證和調(diào)試。配置過(guò)程中，整個(gè)仿真環(huán)境是類似的，僅有的改變是用VHDL RTL IP替代SysC IP。試驗(yàn)結(jié)果是仿真速度快了10倍。因此，Xtreme服務(wù)器平臺(tái)滿足了RTL驗(yàn)證/調(diào)試所用平臺(tái)的需求。最重要的方面是具有與ncsim同等水平的調(diào)適能力。還提供了與SystemC環(huán)境的無(wú)縫集成。

調(diào)試功能

硬件方面的一個(gè)更具挑戰(zhàn)性的問(wèn)題是調(diào)試。當(dāng)自檢失敗時(shí)，就需要一個(gè)相關(guān)的測(cè)試范例。為了驗(yàn)證該測(cè)試范例，在檢查失敗原因時(shí)必須檢查所有的主要信號(hào)。所以需要對(duì)信號(hào)進(jìn)行存放，驗(yàn)證，從而找出具體的原因。利用基于XTREME服務(wù)器的平臺(tái)可以很容易地執(zhí)行所有這些功能，無(wú)須額外的工作量。通過(guò)將實(shí)際硬件移入獨(dú)立的FPGA，可以很容易地改善仿真速度，不過(guò)這種方法提供的調(diào)試功能較少。因此，基于XTREME服務(wù)器的平臺(tái)不僅改善了仿真速度，還能提供非常好的調(diào)試功能。圖5給出了分析結(jié)果。

圖5：A）不同平臺(tái)上的仿真性能。B）不同平臺(tái)上的調(diào)試復(fù)雜性。