通過在FPGA設(shè)計(jì)流程引入功率分析改善PCB的可靠性

DELPHI緊湊模型由幾個(gè)熱電阻組成，這些熱電阻將代表裸片的節(jié)點(diǎn)連接到幾個(gè)表面結(jié)點(diǎn)上。熱連接也可以出現(xiàn)在表面結(jié)點(diǎn)之間(分流電阻)。圖3為DELPHI緊湊模型或一個(gè)帶引腳封裝。

圖3：DELPHI緊湊模型結(jié)構(gòu)。

實(shí)際上，對(duì)于任何檢查了結(jié)溫和熱流量的環(huán)境，DELPHI緊湊模型產(chǎn)生的差錯(cuò)小于10%。DELPHI詳細(xì)模型的計(jì)算時(shí)間是原來的5倍或更多。

本文小結(jié)

目前設(shè)計(jì)中最關(guān)鍵的因素之一是降低系統(tǒng)功耗，這對(duì)于手持設(shè)備和其它現(xiàn)代電子產(chǎn)品而言尤為重要。與其它仿真方案類似，FPGA功率分析采用的是并行驗(yàn)證。分析工具支持面向“假設(shè)分析”的估計(jì)模式，或在可獲取詳細(xì)的器件和信號(hào)活性信息時(shí)支持計(jì)算器模式。大多數(shù)分析工具的特點(diǎn)是環(huán)境模式可選，例如PCB、裝配和氣流特性。功率計(jì)算器可以報(bào)告交流功率和直流功率。通過改進(jìn)建模方法，如DELPHI緊湊模式，將能夠改善FPGA熱分析工具的性能。