<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 基于Verilog HDL的DDS設計與仿真

基于Verilog HDL的DDS設計與仿真

作者：時間：2009-07-08 來源：網(wǎng)絡

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

收藏

若需要利用NIOSⅡ?qū)ζ溥M行控制，需要并將DDS模塊加載到NIOSⅡ的系統(tǒng)中。例如，通過NIOSⅡ為DDS模塊的頻率控制字freq和相位控制字phase置數(shù)。此時DDS的代碼應改為：

模塊的輸入端口添加了寫信號iwr、地址信號addr和與NIOSⅡ同步的時鐘信號iclk，這樣是為了將DDS模塊連接到Avalon總線上，利用總線和NIOSⅡ進行通信。加載到NIOSⅡ系統(tǒng)之前，需要將該模塊進行仿真和調(diào)試。仿真結(jié)果如圖7所示。

至此DDS的數(shù)字部分已經(jīng)完成。

對于整個模塊的驅(qū)動時鐘，若時鐘源器件的頻率不符合實際需要，需要再設計一個倍(分)頻器將其倍頻或是分頻。例如現(xiàn)有時鐘源為50 MHz，可以使用FPGA中的PLL(鎖相環(huán))實現(xiàn)4倍頻得到200 MHz。

上一頁 1 2 3 下一頁

<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=114&cb=INSERT_RANDOM_NUMBER_HERE&n=a7a83b30' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=115&cb=INSERT_RANDOM_NUMBER_HERE&n=a3d98779' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=116&cb=INSERT_RANDOM_NUMBER_HERE&n=abca108c' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=117&cb=INSERT_RANDOM_NUMBER_HERE&n=a1775170' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=118&cb=INSERT_RANDOM_NUMBER_HERE&n=a449048b' border='0' alt='' /></a>

關鍵詞： Verilog HDL DDS 仿真

評論

相關推薦

Verilog基礎教程(5章)

視頻周立功單片機 Verilog HDL | 2013-01-16

555仿真自然風控制器電路

設計方案仿真自然風控制器 | 2009-07-06

Ansoft機電系統(tǒng)設計仿真工具

hpnet | 2002-07-01

ADISim DDS在線設計工具

視頻 ADI ADISIMDDS DDS | 2012-06-18

Verilog HDL基礎知識9之代碼規(guī)范示例

嵌入式系統(tǒng) FPGA verilog HDL 代碼規(guī)范 | 2024-02-26

PCB設計不好造成的信號完整性問題

EDA/PCB PCB設計信號仿真 | 2024-05-24

DDR4的PCB設計及仿真

EDA/PCB DDR4 PCB設計仿真 | 2024-05-13

Verilog HDL基礎知識7之模塊例化

嵌入式系統(tǒng) FPGA verilog HDL 模塊例化 | 2024-02-21

儀表仿真工具Glstudio

hpnet | 2002-07-01

關于Verilog的一堆資料

資源下載 xinlinx FPGA Verilog | 2007-12-26

差分功放仿真電路圖

設計方案差分功放仿真電路圖 | 2010-08-31

PCB哪些因素影響損耗

EDA/PCB PCB 損耗仿真 | 2024-05-17

加速電路設計的軟件

hpnet | 2002-06-28

COMSOL 如何通過仿真設計出更安全的電池

電源與新能源 COMSOL 仿真電池 | 2024-07-03

Verilog HDL簡介

hpnet | 2002-07-07

Robei FPGA仿真工具視頻教程

視頻 FPGA 仿真 | 2012-02-22

CMOS逆變器短路功耗的仿真

測試測量 CMOS逆變器，短路功耗，仿真，LTspice | 2024-05-30

Verilog 的一本好書The Verilog Golden Reference Guide

資源下載 xinlinx FPGA Verilog | 2007-12-26

Verilog基礎教程(1-2章)

視頻周立功單片機 Verilog HDL | 2013-01-16

乒乓球游戲電路的CPLD仿真設計電路圖

設計方案乒乓球游戲仿真設計電路圖 | 2009-07-16

CMOS反相器開關功耗的仿真

元件/連接器 CMOS，反相器，功耗仿真，LTspice | 2024-05-22

Verilog HDL基礎知識8之綜合語句

嵌入式系統(tǒng) FPGA verilog HDL 綜合語句 | 2024-02-22

Verilog基礎教程(6章)

視頻周立功單片機 Verilog HDL | 2013-01-16

硬件工程師必讀攻略-如何通過仿真有效提高數(shù)?；旌显O計性（下）

資源下載硬件工程師數(shù)?；旌显O計仿真 | 2007-12-20

仿真自然風控制器

設計方案仿真自然風控制器 | 2009-07-06

Verilog HDL基礎知識9之代碼規(guī)范

嵌入式系統(tǒng) FPGA verilog HDL 代碼規(guī)范 | 2024-02-26

ST-BUS總線接口模塊的Verilog HDL設計

設計方案 ST-BUS 總線接口模塊 Verilog 設計 | 2009-09-28

硬件工程師必讀攻略-如何通過仿真有效提高數(shù)模混合設計性（上）

資源下載硬件工程師數(shù)?；旌显O計仿真 | 2007-12-20

視景建模與仿真工具MultiGenCreator/Vega

hpnet | 2002-07-01

Verilog HDL設計的要點

資源下載 altera Verilog HDL 設計進階 | 2007-12-12

焦點

推薦視頻

技術專區(qū)

關閉

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();