帶有硅化物阻擋層的可控硅器件對維持電壓的影響*

*基金項目：國家自然科學基金（61704145,61774129,61827812）；湖南省自然科學基金（2019JJ50609）

作者簡介：曹佩，碩士研究生，主要研究方向為靜電保護器件。E-mail:1207845172@qq.com。

汪洋，通訊作者，教授，主要研究方向為靜電保護器件。E-mail:wangyang@xtu.edu.cn。

0   引言

在半導體器件的制造、運輸和使用過程中，靜電放電（ESD）是一種常見的現象。靜電放電產生的瞬間的高壓靜電脈沖流經芯片引腳時，將會對芯片內部電路造成不可逆的破壞。可控硅（SCR）是一種用于ESD 保護的傳統器件結構。與其他ESD 保護器件相比，傳統的SCR 器件具有電導調制效應好、單位面積放電效率高、單位寄生電容小、魯棒性好等優點^[1]。然而，由于SCR 器件中的寄生三極管NPN 和PNP 開啟之后，將會形成正反饋，使得SCR 器件的維持電壓較低。目前關于提高可控硅的維持電壓的報道包括增加額外寄生晶體管NPN^[2]和堆疊^[3]，這些技術不僅增加了器件的維持電壓V_h ，而且增加了面積。分割器件的發射極^[4]和在N 阱中加入浮空N + 注入^[5]來增加可控硅的維持電壓，雖然很大程度上維持電壓得到了提升，但是器件的失效電流明顯減小，同時器件泄放電流的能力降低。本文基于 0.18 μm 雙極 CMOS-DMOS（BCD）工藝制備了傳統SCR 器件以及SCR_SAB 器件，通過理論分析、公式推導和TCAD 仿真研究了SAB 層對維持電壓的影響。通過TLP 測試結果表明，采用SAB 層的SCR 器件可以在不增加器件面積的情況下獲得更高的維持電壓。

1   器件結構

傳統SCR器件的剖面圖和等效電路圖分別如圖1（a）和圖2（a）所示。寄生PNP管的發射極P + 連接器件陽極，寄生NPN 管的發射極N + 連接器件陰極。Rs1 和Rs2 分別表示半導體中的寄生電阻。Vcep 和Vben 分別是寄生三極管PNP 和NPN 的集電極- 發射極電壓和基極- 發射極電壓^[6]。傳統SCR 器件的等效電路如圖2a 所示，包括NW 電阻Rn 和P-sub 電阻R_p，以及寄生晶體管NPN和PNP。SCR_SAB 器件的剖面圖和等效電路圖分別如圖1（b）和圖2（b）所示。Salicide-blocking（SAB）層用于阻止硅化物的形成，從而形成鎮流電阻（ Rb ）[7]。因此，與傳統SCR 器件相比，SCR_SAB 器件的路徑上增加了鎮流電阻R_b。

2   工作原理

如圖1（a）所示，當正的ESD電流沖擊器件的陽極時，當電壓達到一定程度時，反偏結HVNW 和P-epi 會發生雪崩擊穿，雪崩擊穿會產生大量的電子- 空穴對，空穴將經過P-epi 電阻Rp 到達器件陰極的P + 注入，此時隨著空穴數量的增多，寄生NPN 管的BE 結電壓Vbe 將會逐漸增大，當V_be增加至0.7 V 時，寄生的NPN 管將會開啟。開啟后的NPN 管會給寄生PNP 管的基極提供電流，使得寄生PNP 管隨著寄生NPN 管的開啟而開啟，2 個寄生的三極管之間將會形成正反饋機制，SCR 器件此時處于閂鎖狀態，器件開始泄放大電流^[8]，等效電路圖如圖2（a）所示。

當寄生NPN 管和PNP 管都被觸發時，SCR 器件開啟。此時，SCR 器件的維持電壓的計算公式可以表示為^[9]：

對于SCR_SAB 器件來說，由于增加了SAB 層，所以電流路徑上增加了鎮流電阻Rb 。當SCR 路徑完全開啟時，器件的維持電壓將會發生變化。此時，SCR_SAB 器件的維持電壓公式可以表示為：

其中，V_Rb是鎮流電阻的電壓。對比式（1）和式（2），鎮流電阻R_b可以提高SCR_SAB 器件的維持電壓。鎮流電阻R_b越大，器件的維持電壓越大。

3   TCAD仿真結果與分析

為了進一步了解該器件的工作原理，通過TCAD 二維瞬態器件仿真研究了傳統SCR 器件和SCR_SAB 器件的工作機理。圖3 顯示了在80 ns ， 0.06 A 的正向電流脈沖下傳統SCR 器件和SCR_SAB 器件的總的電流密度分布情況。

圖3（a）顯示了在80 ns 的情況下傳統SCR 器件的總的電流密度分布，從圖中可以看出大部分的電流集中在厚氧附近。圖3（b）顯示了在80 ns 的情況下SCR_SAB 器件的總的電流密度分布，對比傳統SCR 器件，在SCR_SAB 器件的電流路徑中加入了鎮流電阻Rb ，使得放電電流分布更加分散和深入。

（a）傳統SCR器件

（b）SCR_SAB器件

圖3 在80 ns、0.06 A的正向電流脈沖下，傳統SCR器件和SCR_SAB器件的總的電流密度分布

與傳統SCR 器件相比，SCR_SAB 器件的電流路徑流的更深。這是因為器件增加了SAB 層之后，該區域增加了鎮流電阻，進而使得該區域的表面電場增大，而強電場則會抑制通過該區域的ESD 電流，并將其推入硅襯底的深部，電流路徑將更長，最終獲得更高的維持電壓。熱擊穿作為ESD 保護器件的主要失效機制之一，經常被用來驗證器件的失效能力。靜電放電器件的熱失效是由于器件內部的局部熱效應引起的^[10]。通過對晶格溫度分布的瞬態模擬，比較了整個器件的溫度。

（a）傳統SCR器件

（b）SCR_SAB器件

圖4 在80 ns、0.06 A的正向電流脈沖下，傳統SCR器件和SCR_SAB器件的晶格溫度分布

為了觀察傳統SCR 器件和SCR_SAB 器件的晶格溫度，在陽極上施加脈沖寬度為100 ns ， 0.06 A 的電流脈沖。兩種器件的晶格溫度模擬圖如圖4 所示，當電流脈沖寬度為80 ns 時，傳統SCR 器件的最高晶格溫度約為372 K ，熱點分布較小且位于器件表面。SCR_SAB器件的最高晶格溫度為307 K ，熱點分布面積較大且位于器件內部。由上述仿真結果分析可知，SCR_SAB 器件由于SAB 層的作用，使得電流路徑更長，維持電壓更高。由晶格溫度分布圖可知，加了SAB 層之后的SCR 器件的熱點分布更大。

4   測試結果和討論

為了驗證上述分析，采用Thermo Scientific Celestron（TLP）測試系統對器件的I ?V曲線進行了測試。采用的是上升時間為10 ns ，寬度為100 ns 的電流脈沖方波。

圖5 傳統SCR器件和SCR_SAB器件的TLP特性對比

兩種器件的測試結果如圖5 和表1 所示?？梢钥闯?，這兩種器件的觸發電壓相似，約為31 V 。這是因為器件的雪崩擊穿面是相同的。如表1 所示，SCR_SAB 器件的維持電壓高達15.03 V，而傳統SCR 器件的維持電壓僅為3.03 V 。與傳統SCR器件相比，SCR_SAB 器件的失效電流由4.38 A 減小到3.45 A ，且導通電阻很大。以上分析表明，在傳統SCR

器件中加入SAB 層可以提高器件的維持電壓。為了進一步評估傳統SCR 器件和SCR_SAB 器件的ESD 保護性能，在這里采用以下定義的公式來評估器件的ESD 性能：

其中，FOM 是器件的品質因子，W是器件的總寬度，V_t1是觸發電壓， V_h是維持電壓， I_t2是失效電流。如表1 所示，傳統SCR 器件的FOM 為1.39 mA/μm ，SCR_SAB 器件的FOM 為5.45 mA/μm 。對比兩種器件，SCR_SAB 器件的FOM 有顯著提高。

5   結束語

本文研究和討論了傳統SCR 器件和SCR_SAB 器件的維持電壓。通過理論分析和TCAD 二維器件仿真，分析了SCR_SAB 器件的維持電壓升高的原因。通過 TLP 測試，得到了該器件的I ?V曲線。測試和仿真分析表明，SAB 層提高了SCR 器件的維持電壓。在相同的器件面積下，SCR_SAB 器件的維持電壓高達15.03 V ，是傳統SCR 器件的5 倍。分析結果表明，SAB 層對提高器件的維持電壓具有指導意義。

參考文獻：

[1] KEPPENS B,MERGENS M P J,TRINH C S,et al.ESD protection solutions for high voltage technologies[J]. Microelectronics Reliability,2005,46(5):677-688.

[2] HUANG Y C,KER M D.A latchup-immune and robust SCR device for ESD protection in 0.25μm 5V CMOS process[J].IEEE Electron Device Letters,2013,34(5):674-676.

[3] DAI C T,KER M D.Comparison between high-holdingvoltage SCR and stacked low-voltage devices for ESD protection in high-voltage applications[J].IEEE Transactions on Electron Devices,2018:798-802.

[ 4 ] L I U Z W , L I O U J J , V I N S O N J . N o v e l s i l i c o n - controlled rectifier(SCR) for high-voltage electrostatic discharge (ESD) applications[J].IEEE Electron Device Letters,2008:753-755.

[5] KO J,KIM H,JEON J.Gate bounded diode triggered high holding voltage SCR clamp for on-chip ESD protection in HV ICs[C].35th Electrical Overstress/Electrostatic Discharge Symposium Las Vegas,NV 2013,2013:1-8.

[ 6 ] K E R M D , C H E N Z P . S C R d e v i c e w i t h d y n a m i c holding voltage for on-chip ESD protection in a 0.25-um fully salicided CMOS process[J].IEEE Trans Electron Devices,2004,51(10):1731-1734.

[7] HSU H C,CHEN C M,KER M D.Methods to improve machine-model ESD robustness of NMOS devices in fullysalicided CMOS technology[J].IEEE VLSI-TSA International Symposium on VLSI Technology,2005:19-20.

[8] CHEN X J,WANG Y,JIA D D,et al.An ESD robust high holding voltage dual-direction SCR with symmetrical I-V curve by inserting a floating P+ in PWell[J].Solid State Electronics,2019:107627.

[9] BANDYOPADHYAY A,VERMA P R,BHATTACHARYYA A B.LATCHSIM-a latch-up simulator in VLSI CAD environment for CMOS and BiCMOS circuits[C].Proceedings of 7th International Conference on VLSI Design,Calcutta,India,1994:339-342.

[10] LIANG W,DONG A H,LI H,et al.Characteristics of ESD protection devices operated under elevated temperatures[J].Microelectron Reliability,2016,66(Nov):46-51.

（本文來源于《電子產品世界》雜志2021年9月期）