臺積電CoW-SoW 預計2027年量產(chǎn)

隨著IC設計業(yè)者透過增加芯片尺寸提高處理能力，考驗芯片制造實力。英偉達達AI芯片Blackwell，被CEO黃仁勛譽為「非常非常大的GPU」，而確實也是目前業(yè)界面積最大的GPU，由兩顆Blackwell芯片拼接而成，并采用臺積電4納米制程，擁有2,080億個晶體管，然而難免遇到封裝方式過于復雜之問題。

CoWoS-L封裝技術(shù)，使用LSI（本地硅互連）橋接RDL（硅中介層）連接晶粒，傳輸速度可達10／TBs左右；不過封裝步驟由于橋接放置精度要求極高，稍有缺陷都可能導致價值4萬美元的芯片報廢，從而影響良率及獲利。

相關(guān)人士透露，由于GPU晶粒、LSI橋接、RDL中介層和主基板之間的熱膨脹系數(shù)（CTE）相異，導致芯片翹曲、系統(tǒng)故障。為提升良率，輝達重新設計GPU芯片頂部金屬層和凸點。不只是AI芯片RTO（重新流片）修改設計，據(jù)供應鏈透露，準備發(fā)布之50系列的顯卡也需要RTO，上市時間較原本遞延。

芯片設計問題將不會只是英偉達所獨有。供應鏈透露，這類問題只會越來越多，不過為了消除缺陷或為提高良率而變更芯片設計于業(yè)內(nèi)相當常見。AMD執(zhí)行長蘇姿豐曾透露，隨著芯片尺寸不斷擴大，制造復雜度將不可避免地增加。次世代芯片需要在效能和功耗方面取得突破，才能滿足AI數(shù)據(jù)中心對算力的巨大需求。

以開發(fā)全球最大AI芯片的Cerebras指出，多芯片組合技術(shù)難度將呈現(xiàn)指數(shù)級成長，強調(diào)「一整片晶圓就是一個處理器」，Cerebras的Wafer-Scale Engine（WSE）系列即采用AI領域知名的「晶圓級處理器」。依照臺積電一直在發(fā)展晶圓級系統(tǒng)整合技術(shù) InFO-SoW（System-on-Wafer），Dojo超級計算機訓練區(qū)塊（Training Tile）就是基于臺積電InFO-SoW并已量產(chǎn)的首款解決方案。

因應大芯片趨勢、及AI負載需要更多HBM，臺積電計劃結(jié)合InFO-SoW和SoIC為CoW-SoW，將內(nèi)存或邏輯芯片堆棧于晶圓上，并預計在2027年量產(chǎn)。可預見的未來，將看到更多在整片晶圓上迭迭樂的巨無霸AI芯片出現(xiàn)。