半導(dǎo)體封裝技術(shù)向垂直化方向發(fā)展

3D半導(dǎo)體封裝技術(shù)的發(fā)展，使我們?nèi)粘Ｊ褂玫脑S多產(chǎn)品(諸如手機(jī)、個(gè)人娛樂設(shè)備和閃存驅(qū)動(dòng)器等)的形態(tài)和功能得以實(shí)現(xiàn)。對(duì)那些依賴胰島素泵和去纖顫器等可植入醫(yī)療設(shè)備的患者來說，這些3D封裝技術(shù)對(duì)提升生命質(zhì)量起著關(guān)鍵作用。越來越多的半導(dǎo)體產(chǎn)品采用垂直化發(fā)展的堆疊式裸片、層疊封裝（PoP）或穿透硅通道（TSV）等封裝技術(shù)，功能密度、重量和可配置性方面的優(yōu)勢只是3D封裝技術(shù)廣受青睞的部分原因。每種封裝方法都帶來獨(dú)特的好處。不過，為使這些方法充分發(fā)揮潛能，還需要采取有針對(duì)性的設(shè)計(jì)規(guī)劃、實(shí)現(xiàn)和分析策略。

PoP是增長最迅速的封裝形式之一，TechSearch International預(yù)計(jì)，到2012這幾年間，其年復(fù)合增長率將達(dá)40%。PoP所具有的可進(jìn)行封裝級(jí)測試以及易于采用多渠道來源的能力使其成為最受OEM歡迎的選擇，但這種封裝技術(shù)也需審慎的協(xié)同和設(shè)計(jì)規(guī)劃。典型的PoP包括基底封裝內(nèi)的一個(gè)大數(shù)字器件以及頂層封裝內(nèi)的某類存儲(chǔ)器。存儲(chǔ)器有可能是管腳排列固定的標(biāo)準(zhǔn)產(chǎn)品，所以，其封裝布局沒有太大靈活性。因此，設(shè)計(jì)的一個(gè)重要方面是協(xié)同頂層和底部封裝的焊盤接口。當(dāng)考慮到存儲(chǔ)器可能源自多個(gè)渠道，而每個(gè)都可能具有不同管腳配置時(shí)，這就將成為一個(gè)嚴(yán)峻的設(shè)計(jì)挑戰(zhàn)。

多基片規(guī)劃

高效PoP器件實(shí)現(xiàn)的關(guān)鍵是進(jìn)行合理的設(shè)計(jì)規(guī)劃。由于 I/O焊盤環(huán)布局和封裝與封裝間接口的焊盤直接關(guān)聯(lián)，所以PoP規(guī)劃應(yīng)優(yōu)先或同時(shí)于芯片層的規(guī)劃。理想情況是，接口成為設(shè)計(jì)規(guī)劃的起點(diǎn)；存儲(chǔ)器器件規(guī)定焊盤布置，而且必要時(shí)，I/O焊盤環(huán)位置要進(jìn)行修改。在進(jìn)行規(guī)劃時(shí)，要將裸片粘貼方法考慮在內(nèi)，因?yàn)橛糜诰€綁定的指狀焊片配置以及用于倒裝芯片的凸點(diǎn)模式，在封裝接口焊盤和I/O焊盤環(huán)間起到中介連接點(diǎn)的作用。其它的規(guī)劃考慮要素包括，底層封裝的可布線性、網(wǎng)絡(luò)名差異以及主印制板(PCB)。目標(biāo)是實(shí)現(xiàn)一個(gè)滿足內(nèi)核邏輯連接性需求的I/O焊盤環(huán)布局，能獲得最具成本效益的封裝布局，例如，層數(shù)和過孔數(shù)最少，走線最短。

這種貫穿芯片、多種封裝，甚至在某些場合還包括PCB的協(xié)同化設(shè)計(jì)規(guī)劃給傳統(tǒng)方法學(xué)帶來嚴(yán)峻挑戰(zhàn)，尤其是對(duì)采用不同工具和數(shù)據(jù)庫進(jìn)行封裝和芯片設(shè)計(jì)的順序設(shè)計(jì)流程。因此，設(shè)計(jì)團(tuán)隊(duì)經(jīng)常需要協(xié)作，利用電子表格溝通焊盤配置設(shè)計(jì)。但這種方法的缺點(diǎn)在于，它是基于靜態(tài)數(shù)據(jù)的“快照”，會(huì)導(dǎo)致大量迭代、易于出錯(cuò)的流程，這對(duì)縮短設(shè)計(jì)周期、降低成本起不到多大作用。

新一代EDA工具(例如Sigrity公司的OrbitIO Planner)，通過將全部數(shù)據(jù)資源整合進(jìn)一個(gè)公共的、一體化的規(guī)劃環(huán)境中，給并行設(shè)計(jì)規(guī)劃及其可行性帶來創(chuàng)新方法。在設(shè)計(jì)還處在規(guī)劃階段時(shí)，線綁定和布線可行性功能就可提供多種方法，去評(píng)估與具體設(shè)計(jì)實(shí)現(xiàn)相關(guān)的各個(gè)方面。這種方法使焊盤布置變得容易，而且能在整個(gè)系統(tǒng)環(huán)境中推斷并評(píng)估各種連接情況。一個(gè)一體化的芯片-封裝-PCB數(shù)據(jù)模型自動(dòng)將設(shè)計(jì)元素的變化衍播至鄰近區(qū)域，對(duì)系統(tǒng)范圍內(nèi)的影響提供瞬時(shí)反饋。在具體設(shè)計(jì)實(shí)現(xiàn)之前，優(yōu)化I/O焊盤環(huán)和封裝到封裝的連接性，以改善性能、成本和可制造性，從而最終獲得及時(shí)、有效的PoP開發(fā)結(jié)果。