鋰離子電池管理芯片的研究及其低功耗設(shè)計(jì) — 數(shù)?;旌想娐返牡凸?/h1>
補(bǔ)償工作電壓的降低帶來(lái)的速度下降[26,27]。多電壓技術(shù),是針對(duì)不同的性能要求,系統(tǒng)中各部分也采用不同的工作電壓以節(jié)省功耗,但這需要額外的片內(nèi)電壓轉(zhuǎn)換器。③編碼優(yōu)化
常用的二進(jìn)制編碼中,采用所有空閑的高位作符號(hào)擴(kuò)展位,這將增加耗能的跳變。符號(hào)-數(shù)值編碼(如格雷碼等)方法只用最高位代表符號(hào),如果用它來(lái)代替二進(jìn)制編碼,可以減少由于數(shù)據(jù)符號(hào)改變而產(chǎn)生的功耗。
2)動(dòng)態(tài)功耗管理技術(shù)
是系統(tǒng)級(jí)功耗優(yōu)化中的一個(gè)有效手段。根據(jù)負(fù)載的請(qǐng)求,子系統(tǒng)可以分為工作和空閑模式。在空閑模式下,可以將子系統(tǒng)關(guān)斷,進(jìn)入低功耗的待機(jī)(Standby)
和不消耗能量的睡眠(Sleep)狀態(tài);反之,則將子系統(tǒng)喚醒,進(jìn)入正常的工作模式。
這種有選擇地關(guān)斷空閑的子系統(tǒng),降低功耗的效果十分顯著,如在PC系統(tǒng)級(jí)功耗管理中,最常見(jiàn)的是將無(wú)執(zhí)行任務(wù)的硬盤(pán)和顯示器關(guān)斷以節(jié)省功耗。
這種方案的局限性在于,在功耗狀態(tài)切換過(guò)程中,通常有延遲,喚醒處于睡眠狀態(tài)的子系統(tǒng)也需要更多的能量。因此,DPM技術(shù)需要解決以下問(wèn)題:一是何時(shí)將子系統(tǒng)關(guān)斷,關(guān)斷多久;二是是否值得關(guān)斷,即恢復(fù)狀態(tài)是否需要更多的能量。這些都是判決策略需要研究的內(nèi)容,目前最常用的方法可分為三種:基于超時(shí)(Timeout)的方法、基于預(yù)估算(Predictive)的方法、基于隨機(jī)理論(Stochastic)的方法。
和上述改變子系統(tǒng)的功耗狀態(tài)不同,動(dòng)態(tài)電壓等比例變化(Dynamic Voltage Scaling, DVS)技術(shù)是根據(jù)系統(tǒng)的工作狀態(tài),基于區(qū)間(Interval-based)或基于線程(Thread-based)來(lái)預(yù)測(cè)系統(tǒng)負(fù)載[33,34],動(dòng)態(tài)地改變系統(tǒng)的工作電壓。動(dòng)態(tài)電壓和頻率等比例變化(Dynamic Voltage and Frequency Scaling)技術(shù)則是同時(shí)改變工作電壓和頻率,獲得最低的系統(tǒng)功耗。
和靜態(tài)低功耗設(shè)計(jì)相比,DPM技術(shù)由于要預(yù)測(cè)系統(tǒng)和負(fù)載、系統(tǒng)和電源的關(guān)系,動(dòng)態(tài)地調(diào)整工作狀態(tài)、電壓和頻率,對(duì)系統(tǒng)工作狀態(tài)的建模、預(yù)測(cè)算法都更復(fù)雜,有更多的工作急待開(kāi)展,但是可以肯定的是,DPM技術(shù)降低功耗的效果也更顯著。
2寄存器傳輸級(jí)
作為綜合(排序和分配)的高層次結(jié)構(gòu),RTL層次將包含一個(gè)控制部分(也稱控制器)和一個(gè)操作部分(也稱數(shù)據(jù)通路),如圖2.1. 3所示。
數(shù)據(jù)通路以寄存器為特征,而控制器是由組合邏輯來(lái)實(shí)現(xiàn),因此,RTL級(jí)低功耗設(shè)計(jì)的對(duì)象將是時(shí)序和組合邏輯,這可以采用硬件描述語(yǔ)言VHDL和VERILOG來(lái)實(shí)現(xiàn)。另外,RTL的抽象層次決定了它不可能涉及電源電壓和電容,因此降低功耗的途徑主要是降低開(kāi)關(guān)活動(dòng)因子,即減小寄存器和組合邏輯的跳變頻率。
1)操作數(shù)
在RTL層次,操作數(shù)分離(Operand Isolation )是針對(duì)組合邏輯最常用的低功耗技術(shù),其本質(zhì)是在組合邏輯模塊間加入一個(gè)鎖存器,當(dāng)鎖存器的使能無(wú)效時(shí),寄存器保存值不加以更新,組合路徑被隔斷[36,37]。只有在進(jìn)行有效運(yùn)算時(shí),組合邏輯才有耗能的跳變產(chǎn)生,這樣便降低了此模塊的功耗。
操作數(shù)變形(Operand Transformation)有時(shí)也稱為數(shù)據(jù)通路的重排序,即是指在不影響邏輯功能的條件下,以翻轉(zhuǎn)頻率最低為策略,對(duì)電路單元重新排序來(lái)降低功耗的技術(shù)。
③編碼優(yōu)化
常用的二進(jìn)制編碼中,采用所有空閑的高位作符號(hào)擴(kuò)展位,這將增加耗能的跳變。符號(hào)-數(shù)值編碼(如格雷碼等)方法只用最高位代表符號(hào),如果用它來(lái)代替二進(jìn)制編碼,可以減少由于數(shù)據(jù)符號(hào)改變而產(chǎn)生的功耗。
2)動(dòng)態(tài)功耗管理技術(shù)
是系統(tǒng)級(jí)功耗優(yōu)化中的一個(gè)有效手段。根據(jù)負(fù)載的請(qǐng)求,子系統(tǒng)可以分為工作和空閑模式。在空閑模式下,可以將子系統(tǒng)關(guān)斷,進(jìn)入低功耗的待機(jī)(Standby)
和不消耗能量的睡眠(Sleep)狀態(tài);反之,則將子系統(tǒng)喚醒,進(jìn)入正常的工作模式。
這種有選擇地關(guān)斷空閑的子系統(tǒng),降低功耗的效果十分顯著,如在PC系統(tǒng)級(jí)功耗管理中,最常見(jiàn)的是將無(wú)執(zhí)行任務(wù)的硬盤(pán)和顯示器關(guān)斷以節(jié)省功耗。
這種方案的局限性在于,在功耗狀態(tài)切換過(guò)程中,通常有延遲,喚醒處于睡眠狀態(tài)的子系統(tǒng)也需要更多的能量。因此,DPM技術(shù)需要解決以下問(wèn)題:一是何時(shí)將子系統(tǒng)關(guān)斷,關(guān)斷多久;二是是否值得關(guān)斷,即恢復(fù)狀態(tài)是否需要更多的能量。這些都是判決策略需要研究的內(nèi)容,目前最常用的方法可分為三種:基于超時(shí)(Timeout)的方法、基于預(yù)估算(Predictive)的方法、基于隨機(jī)理論(Stochastic)的方法。
和上述改變子系統(tǒng)的功耗狀態(tài)不同,動(dòng)態(tài)電壓等比例變化(Dynamic Voltage Scaling, DVS)技術(shù)是根據(jù)系統(tǒng)的工作狀態(tài),基于區(qū)間(Interval-based)或基于線程(Thread-based)來(lái)預(yù)測(cè)系統(tǒng)負(fù)載[33,34],動(dòng)態(tài)地改變系統(tǒng)的工作電壓。動(dòng)態(tài)電壓和頻率等比例變化(Dynamic Voltage and Frequency Scaling)技術(shù)則是同時(shí)改變工作電壓和頻率,獲得最低的系統(tǒng)功耗。
和靜態(tài)低功耗設(shè)計(jì)相比,DPM技術(shù)由于要預(yù)測(cè)系統(tǒng)和負(fù)載、系統(tǒng)和電源的關(guān)系,動(dòng)態(tài)地調(diào)整工作狀態(tài)、電壓和頻率,對(duì)系統(tǒng)工作狀態(tài)的建模、預(yù)測(cè)算法都更復(fù)雜,有更多的工作急待開(kāi)展,但是可以肯定的是,DPM技術(shù)降低功耗的效果也更顯著。
2寄存器傳輸級(jí)
作為綜合(排序和分配)的高層次結(jié)構(gòu),RTL層次將包含一個(gè)控制部分(也稱控制器)和一個(gè)操作部分(也稱數(shù)據(jù)通路),如圖2.1. 3所示。
數(shù)據(jù)通路以寄存器為特征,而控制器是由組合邏輯來(lái)實(shí)現(xiàn),因此,RTL級(jí)低功耗設(shè)計(jì)的對(duì)象將是時(shí)序和組合邏輯,這可以采用硬件描述語(yǔ)言VHDL和VERILOG來(lái)實(shí)現(xiàn)。另外,RTL的抽象層次決定了它不可能涉及電源電壓和電容,因此降低功耗的途徑主要是降低開(kāi)關(guān)活動(dòng)因子,即減小寄存器和組合邏輯的跳變頻率。
1)操作數(shù)
在RTL層次,操作數(shù)分離(Operand Isolation )是針對(duì)組合邏輯最常用的低功耗技術(shù),其本質(zhì)是在組合邏輯模塊間加入一個(gè)鎖存器,當(dāng)鎖存器的使能無(wú)效時(shí),寄存器保存值不加以更新,組合路徑被隔斷[36,37]。只有在進(jìn)行有效運(yùn)算時(shí),組合邏輯才有耗能的跳變產(chǎn)生,這樣便降低了此模塊的功耗。
操作數(shù)變形(Operand Transformation)有時(shí)也稱為數(shù)據(jù)通路的重排序,即是指在不影響邏輯功能的條件下,以翻轉(zhuǎn)頻率最低為策略,對(duì)電路單元重新排序來(lái)降低功耗的技術(shù)。
評(píng)論