系統(tǒng)控制器免費(fèi)IP 核的應(yīng)用

　　用EDA工具對IP Core分析驗證

　　在---ata tlverilog目錄下有兩個子目錄ocidec-1和ocidec-2，為該IP Core相互獨(dú)立的兩種源代碼，分別用于支持CF/PCCard的簡單ATA傳輸功能和快速ATA傳輸功能。使用者可以根據(jù)需要選用，并對所選的IP Core的源代碼進(jìn)行分析，了解其實現(xiàn)特定邏輯功能的編程方法，這也有助于對該電路核進(jìn)行修改。該電路核能否正常工作只能通過仿真和測試來確定。主流仿真軟件有Modelsim、Active-HDL、Cadence NC-Verilog/NC-VHDL等。 本文使用Active-HDL 6.3、Synplify Pro 7.7、Quartus II 4.2 Web Edition Full對ocidec-1進(jìn)行了驗證。

　　本例中bench目錄下存放該電路核ocidec-1的測試文件（test_bench_top.v），可以用來對電路所實現(xiàn)的邏輯功能做仿真測試。由于資源是免費(fèi)的，該文件里給出的測試向量可能是不完全的或只對部分電路功能做測試。如果要做更全面的測試，使用者要在分析源代碼的基礎(chǔ)上繼續(xù)添加測試項來完善該測試文件。ocidec-1源代碼文件如下表1。

表1 系統(tǒng)控制器OCIDEC-1 (OpenCores IDE Controller)的源代碼文件

　　對ocidec-2的分析驗證

　　本例從Opencores得到的測試文件只能對ocidec-1進(jìn)行測試，作者沒有提供對ocidec-2的測試文件。如果要使用ocidec-2核，使用者必須自行對ocidec-2測試。可以通過修改ocidec-1的測試文檔或重新寫測試文檔。由于ocidec-2是對ocidec-1功能的加強(qiáng)，且該測試文件也包含了對ocidec-2功能的部分測試項，所以通過修改形成ocidec-2的測試文檔比較省時。但是一般而言，一個測試文件只針對某一 IP Core，不同的IP Core應(yīng)該有各自的測試文件。

　　4 結(jié)束語

　　免費(fèi)IP Core可以用于教育，學(xué)術(shù)研究、商業(yè)等領(lǐng)域，充分利用這一豐富共享資源將帶來巨大的價值。Opencores組織的調(diào)查表明：該組織的資源19.0%被商用，28.4%被用于教育，23.3%被用于研究，29.1%出于愛好使用。

　　免費(fèi)IP Core的商業(yè)應(yīng)用將減少開發(fā)成本和研發(fā)周期，縮短產(chǎn)品投放市場的時間；愛好者可以利用該資源來設(shè)計實現(xiàn)和驗證自己的設(shè)想；在教育和研究領(lǐng)域?qū)γ赓M(fèi)IP Core的使用將進(jìn)一步完善其設(shè)計。但是從本文的例子也可以看出，免費(fèi)資源并不是成熟或完善的資源，要妥善處理后才可以得以發(fā)揮作用。

　　參考文獻(xiàn)

　　[1] 牛鳳舉,劉元成,朱明程. 基于IP復(fù)用的數(shù)字IC設(shè)計技術(shù).北京：電子工業(yè)出版社.2003

　　[2] 徐劍. 版權(quán)開放：Copyleft的法學(xué)釋義.上海：上海交通大學(xué)學(xué)報 2003

　　[3] 朱敏. 版本管理工具CVS概述.無錫: 高性能計算技術(shù). 2 002

　　[4] 付燕,王瑋,王福源. 免費(fèi)IP核的應(yīng)用.鄭州：河南科技. 2004

　　[5] http://sourceforge.net/index.php