一種系統(tǒng)芯片的功能測試方法

　　3.2 功能測試平臺的構(gòu)建

　　本設計的功能測試主要采用基于可編程器件建立測試平臺。

　　從圖1可以看出，“成電之芯”主要有以下幾類接口：36位的輸入信號總線Input，用來為芯片提供初始輸入激勵；32位的初始化數(shù)據(jù)總線Initial_bus，用來為芯片提供DSP核程序、控制寄存器參數(shù)、脈壓系數(shù)和濾波系數(shù)；48位的片外緩存數(shù)據(jù)總線IQ1和IQ2，用于將脈沖壓縮的結(jié)果傳送到片外緩存；28位的求?；蛉?shù)輸出總線Log_out，用于輸出脈沖壓縮或濾波運算后的求?；蛉?shù)結(jié)果；56位的濾波結(jié)果輸出FIR_I_OUT(28位)、FIR_Q_OUT(28位)，用于輸出MTI或MTD處理后的結(jié)果；16位的HD數(shù)據(jù)總線，用于輸出DSP核處理后的結(jié)果。

　　根據(jù)基于可編程器件建立測試平臺的設計思想，功能測試平臺的構(gòu)建方法如下：采用可編程邏輯器件進行輸入激勵的產(chǎn)生和輸出響應的處理；采用ROM來實現(xiàn)DSP核程序、控制寄存器參數(shù)、脈壓系數(shù)和濾波系數(shù)的存儲；采用SRAM作為片外緩存。基本測試框圖如圖3所示。

　　根據(jù)“成電之芯”的要求，芯片需要外部提供136 k 32bit的存儲空間為其提供脈壓系數(shù)和濾波系數(shù)，同時需要其它的一些存儲空間為芯片存儲片外的DSP核程序和控制寄存器。

　　由于做MTD濾波時，每個相參處理間隔的數(shù)據(jù)量最大為2M深度，所以片外必須準備兩片深度為2M，數(shù)據(jù)寬度為48位的SRAM作為芯片的片外緩存。

　　除此之外，芯片需要外界輸入數(shù)據(jù)和控制信號，并且需要接收芯片的輸出數(shù)據(jù)。這部分的功能可通過可編程邏輯器件來完成。

　　通過以上分析，CCOMP芯片功能測試平臺選用了兩片SST39VF3201來做它的片外初始化存儲器、6片GS832018來做它的片外緩存、一片XC3S5000來產(chǎn)生它的時序控制信號以及和外部接口的控制邏輯、兩片MT48LC4M32用做它的輸出緩存、兩片SST39VF3201來做它的輸入數(shù)據(jù)存儲器，另外還選用了一個AD和一個DA芯片來實現(xiàn)與外界的數(shù)據(jù)通信。實現(xiàn)框圖如圖4所示。

　　4 測試平臺的實現(xiàn)

　　4.1軟件的實現(xiàn)

　　根據(jù)“成電之芯”輸入激勵和輸出響應的數(shù)據(jù)對比要求，編寫了可綜合的verilog代碼。代碼的設計完全按照“成電之芯”的時序要求實現(xiàn)。

　　4.2 硬件的實現(xiàn)

　　根據(jù)功能測試平臺的實現(xiàn)框圖進行了原理圖和PCB的設計，最后設計完成了一個可對“成電之芯”進行功能測試的系統(tǒng)平臺。實物圖如圖5所示。

　　5 結(jié)論

　　本文通過對“成電之芯”功能測試平臺的設計與實現(xiàn)，闡述了一種基于可編程邏輯器件的系統(tǒng)芯片功能測試平臺的建立。本文從系統(tǒng)芯片的測試評估出發(fā)，一步步深入系統(tǒng)芯片測試方法分析，最終實現(xiàn)一個完整的測試平臺。

　　該系統(tǒng)除了闡述功能測試平臺的實現(xiàn)方法外，同時也對待測芯片——“成電之芯”進行了充分的測試，為每一塊芯片的功能是否完好提供了重要依據(jù)。