克服FPGA I/O引腳分配挑戰(zhàn)(08-100)

　　圖1 PCB連接圖

　　步驟2： 定義引腳布局要求

　　一旦了解了主要的FPGA接口并創(chuàng)建了物理布局的原型，就可以定義引腳布局了。 有些設(shè)計(jì)人員喜歡使用包含所有I/O信號(hào)數(shù)據(jù)表來保持與引腳的對(duì)應(yīng)。 你可以按電壓、時(shí)鐘、接口或總線對(duì)它們進(jìn)行分組。 這一方法確實(shí)非常有用，因?yàn)樗蓭椭銓⑿盘?hào)組合成組，從而在分配引腳時(shí)可以按組進(jìn)行。 這一階段，你還會(huì)發(fā)現(xiàn)為了實(shí)現(xiàn)最優(yōu)PCB布線，有些關(guān)鍵接口必須置于器件的某個(gè)邊，或者利用外部物理引腳。

　　在考慮到FPGA和PCB要求并確定了主要的接口位置以后，下一步是根據(jù)所有這些條件將引腳分配給I/O組。 這也是真正開始工作的地方。 在當(dāng)前的設(shè)計(jì)流程中，引腳分配時(shí)一項(xiàng)耗費(fèi)時(shí)間的任務(wù)，在解決任何性能和信號(hào)完整性問題的過程中可能會(huì)涉及許多嘗試和錯(cuò)誤。 傳統(tǒng)上，設(shè)計(jì)人員都是徒手畫圖來完成這項(xiàng)任務(wù)的，因?yàn)镋DA和芯片供應(yīng)商沒有提供幫助設(shè)計(jì)人員將FPGA和PCB引腳布局可視化的工具。

　　但現(xiàn)在賽靈思公司提供了相應(yīng)的工具。 在ISE Foundation軟件工具10.1版本中包含的PlanAhead Lite是PlanAhead設(shè)計(jì)、分析和平面布局工具的簡(jiǎn)化版。 其中包括的針對(duì)PCB 和 FPGA設(shè)計(jì)的PinAhead的工具使得I/O引腳配置更為容易。

　　這里我們不打算詳細(xì)介紹該工具的所有細(xì)節(jié)，而只是看一下如何將其用于I/O引腳分配。 如果你希望了解PinAhead的更詳細(xì)信息，包括視頻展示和教程，請(qǐng)?jiān)L問 www.xilinx.com/planahead。

　　步驟3： 利用PinAhead進(jìn)行引腳分配

　　PinAhead環(huán)境提供了一組不同的視圖。利用這些視圖可以幫助完成I/O端口信息與物理封裝引腳或裸片I/O盤(Pad)的對(duì)應(yīng)和分配(圖2)。

　　PinAhead的圖形環(huán)境與PlanAhead類似，在器件視圖中清晰地顯示出芯片上的I/O盤和相關(guān)資源，并在封裝視圖中顯示出物理器件引腳。 視圖同時(shí)顯示出I/O端口和物理引腳信息，這樣可以通過交叉選取來試探邏輯設(shè)計(jì)和物理器件資源的對(duì)應(yīng)。