克服FPGA I/O引腳分配挑戰(zhàn)(08-100)

　　你可以在沒有設(shè)計(jì)網(wǎng)表的情況下使用PinAhead來嘗試器件資源，或者直接開始I/O引腳規(guī)劃流程。 封裝引腳視圖(“Package Pins” view)根據(jù)器件數(shù)據(jù)表列出了器件封裝技術(shù)參數(shù)，因此大多數(shù)情況下在進(jìn)行引腳配置時(shí)都不再需要去參考器件數(shù)據(jù)手冊。 封裝引腳視圖以列表形式對I/O組(bank)進(jìn)行了分類，因此可以同時(shí)在器件和封裝視圖中交叉選擇和高亮顯示I/O組。 視頻清晰顯示出物理引腳位置和裸片中的I/O盤的關(guān)系，從而簡化了I/O組的優(yōu)化選擇。 封裝引腳視頻還顯示了I/O組中每一引腳的信息。

　　你可以利用PinAhead接口從頭開始創(chuàng)建I/O端口，也可以從CSV格式數(shù)據(jù)表、HDL源文件頭或綜合后的網(wǎng)絡(luò)和UCF格式約束文件中導(dǎo)入I/O端口。 I/O端口視圖(“I/O Ports” view)顯示出設(shè)計(jì)中定義的所有I/O端口信號(hào)，總線文件夾則顯示分組的總線和差分對信號(hào)。

　　你可以按不同方式對封裝引腳和I/O端口視圖進(jìn)行排序。 可以切換列表視圖顯示基于分類的列表或全部列表，或者點(diǎn)擊鼠標(biāo)對封裝引腳視圖進(jìn)行排序，顯示所有可用的全局時(shí)鐘或地區(qū)時(shí)鐘引腳。 同時(shí)還可以將信息導(dǎo)出到CSV格式數(shù)據(jù)表，做為引腳配置的出發(fā)點(diǎn)。

　　PinAhead還提供了一個(gè)界面，支持有選擇地禁止PinAhead將I/O端口分配給某些I/O引腳、I/O引腳組或I/O組。 可以在封裝引腳、器件或封裝視圖中選擇和禁止引腳。 例如，你可以對封裝引腳視圖(Package Pins view)排序并禁止所有VREF引腳。

　　PinAhead允許將相關(guān)的I/O端口和總線組合為“接口”(interface)。 這樣組合使你可以將相關(guān)I/O端口做為單個(gè)實(shí)體處理，從而簡化了I/O端口管理和分配任務(wù)。 接口組合功能可以更容易地可視化顯示和管理與特定邏輯接口相關(guān)聯(lián)的所有信號(hào)。

　　可方便地在設(shè)計(jì)間拷貝接口，或者利用接口組合生成特定接口的PCB原理圖符號(hào)。 組合后的接口在I/O端口視圖中以可擴(kuò)展文件夾的形式出現(xiàn)，通過在視圖中選擇I/O端口并將其拖動(dòng)到接口文件夾，可以將額外的I/O端口添加到接口組合中。

　　當(dāng)創(chuàng)建I/O端口時(shí)，可將其分配到封裝引腳或I/O盤(pad)。 在此之前，最好先檢查一下I/O端口的最初PCB互連草圖并與PCB設(shè)計(jì)人員協(xié)商，了解布放不同I/O端口接口的相關(guān)位置和其它需考慮的因素。 適當(dāng)?shù)目偩€順序和邊緣距離有PCB布線非常有幫助，可以大大節(jié)約設(shè)計(jì)時(shí)間。

　　通過將單個(gè)引腳、總線和接口拖動(dòng)到器件或封裝視圖，可以將它們分配到I/O引腳。 利用不同的分配模式，可以將引腳組分配給選定的I/O引腳。 可用的模式包括“Place I/O Ports in an I/O Bank,” “Place I/O Ports in Area,” 以及 “Place I/O Ports Sequentially.”。

　　每種模式提供了將I/O端口分配到引腳的不同分配方式。 利用這些模式，可以通過鼠標(biāo)光標(biāo)處彈出的窗口了解你所分配的端口數(shù)量信息。 直到分配了所有選定I/O端口之前，這一模式一直保持。

　　器件視圖(Device view)以圖形方式顯示所有時(shí)鐘區(qū)域和時(shí)鐘相關(guān)的邏輯對象，從而使時(shí)鐘相關(guān)的I/O分配更容易、更直觀。 選擇一個(gè)時(shí)鐘區(qū)將會(huì)顯示所有I/O組、時(shí)鐘相關(guān)的資源以及與其相關(guān)的器件資源。

　　PlanAhead軟件試圖保證你在引腳分配時(shí)始終符合規(guī)則。 在你的指引下，PlanAhead工具將差分以端口分配給適當(dāng)?shù)囊_對。 當(dāng)交互式指定I/O端口時(shí)，工具會(huì)運(yùn)行規(guī)則檢查(DRC)來保證布局是合乎規(guī)則的。

　　工具缺省設(shè)置運(yùn)行在交互DRC模式，當(dāng)然你也可以選擇關(guān)閉這一模式。 工具會(huì)檢查電壓沖突、VREF引腳或I/O標(biāo)準(zhǔn)沖突，以及位于GT器件附近的噪聲敏感引腳。 當(dāng)發(fā)現(xiàn)錯(cuò)誤或問題時(shí)，工具會(huì)顯示一條提示信息(Tooltip)，告訴你為什么不能夠?qū)⒛硞€(gè)I/O端口分配給特定的引腳。

　　通過激活 PinAhead的 “Autoplace”命令，還可以讓其自動(dòng)分配所有或任何選擇的I/O端口到封裝引腳。 Autoplace命令將會(huì)遵守所有I/O標(biāo)準(zhǔn)和差分對規(guī)則，并正確布署全局時(shí)鐘引腳。 該命令還會(huì)嘗試盡量將I/O端口組合為接口(interface)。

　　器件視圖(Device view)以圖形方式顯示所有時(shí)鐘區(qū)域和時(shí)鐘相關(guān)的邏輯對象，從而使時(shí)鐘相關(guān)的I/O分配更容易、更直觀。 選擇一個(gè)時(shí)鐘區(qū)將會(huì)顯示所有I/O組、時(shí)鐘相關(guān)的資源以及與其相關(guān)的器件資源。 通過可用資源與其物理關(guān)系的探索，區(qū)域時(shí)鐘規(guī)劃過程變得更容易。