電源旁路和總線技術(shù)在高性能電路中的應用

摘  要：電源噪聲以及EMI/RFI一直是工程師在設計時的麻煩問題，本文分析了產(chǎn)生這些噪聲的原因及消除方法，結(jié)合筆者的實際測試結(jié)果，給出了一種新型的平極型電容器去耦降噪的新方法。

關鍵詞：去耦；噪聲抑制；平板電容；PCB板

分類號：TM531.3     文獻標識：B    文章編號：1006-6977（2000）06-0038-03
　
 
    IC設計與封裝設計的進步使其對電路的旁路要求更加嚴格，除非能對電源網(wǎng)絡進行合理的旁路與分布，否則由高性能IC組裝的電路很難按預想的方式工作，即便對電路設計進行了非常接近實際的仿真，并且采用的每個元件都經(jīng)過了嚴格的測試，但往往仍不能保證初次設計的電路板就能正常工作，由于皮秒級信號上升時間容易產(chǎn)生地電位反沖和電源電壓降問題，特別是大量門電路同時開關的時候，類似芯片載體的高密封裝芯片的這種問題就更為嚴重。另一方面，IC技術(shù)在發(fā)展中也引起了諸如PCB板內(nèi)噪聲的產(chǎn)生、EMI和RFI輻射的增加等問題，并因此增加了系統(tǒng)對EMI和RFI的靈敏度，使系統(tǒng)的性能不能達到預期的設計目標。一般情況下，IC的工作電壓為3～5V，這種情況下噪聲余量的減小使電源旁路更加困難。對于大多數(shù)電子系統(tǒng)來說，最主要的輻射源是系統(tǒng)內(nèi)的電路板，特別是有傳輸瞬態(tài)電流長印制線的電路板，都具有較大的噪聲頻譜分量。

　　如果只有直流電流流通時，電源分布系統(tǒng)是不會產(chǎn)生輻射的，但是在IC的邏輯開關期間，IC要拉動較大的瞬態(tài)電流，這些電流脈沖的上升和下降都非常迅速，在30MHz～1GHz范圍內(nèi)有很豐富的頻譜分量，而且IC越快，帶內(nèi)頻譜下降部分越大。由于系統(tǒng)需要很高的工作速度，所以不可能采取增加上升沿和下降沿時間的方法來減少噪聲。

　　設計者通常采用給系統(tǒng)內(nèi)每一個IC都去耦的方法，很少關心去耦電容的容值和等效串聯(lián)電感，實際上選擇合適的電容值對電路的噪聲抑制效果是很重要的，所以最好采取相關的分析方法針對不同的電路選用最佳的電容值。

　　在IC的去耦電路中，電容實質(zhì)上相當于一個局部能源，門電路開關可給芯片提供瞬時電流，如果沒有旁路，印制線的阻抗將在電源線上產(chǎn)生壓降。一個典型的IC去耦電路等效模型。典型的無旁路電源印制線動態(tài)阻抗大約為50～100Ω，如果無旁路電容，該阻抗將產(chǎn)生一個不小的電源壓降。

　　假如一個8緩沖器的每個緩沖器的輸出都可看作50Ω的動態(tài)負載，輸出電壓2.5V，電流擺幅50mA，如果8個緩沖器同時工作，最大變化電流為400mA，信號開關速度3ns，壓降0.1V，那么正確的旁路電容值應是0.012μF。再如一個DRAM電路，如果刷新電流為50mA，閑置電流為5mA，那么ΔI是45mA，刷新時間為250ns，允許最大壓降ΔU=0.025V，那么C=(ΔI