3d chiplet 文章進(jìn)入3d chiplet技術(shù)社區(qū)

紫光國微2.5D/3D先進(jìn)封裝項(xiàng)目將擇機(jī)啟動(dòng)

日前，紫光國微在投資者互動(dòng)平臺(tái)透露，公司在無錫建設(shè)的高可靠性芯片封裝測試項(xiàng)目已于2024年6月產(chǎn)線通線，現(xiàn)正在推動(dòng)量產(chǎn)產(chǎn)品的上量和更多新產(chǎn)品的導(dǎo)入工作，2.5D/3D等先進(jìn)封裝將會(huì)根據(jù)產(chǎn)線運(yùn)行情況擇機(jī)啟動(dòng)。據(jù)了解，無錫紫光集電高可靠性芯片封裝測試項(xiàng)目是紫光集團(tuán)在芯片制造領(lǐng)域的重點(diǎn)布局項(xiàng)目，也是紫光國微在高可靠芯片領(lǐng)域的重要產(chǎn)業(yè)鏈延伸。擬建設(shè)小批量、多品種智能信息高質(zhì)量可靠性標(biāo)準(zhǔn)塑料封裝和陶瓷封裝生產(chǎn)線，對(duì)保障高可靠芯片的產(chǎn)業(yè)鏈穩(wěn)定和安全具有重要作用。
關(guān)鍵字：紫光國微 2D/3D 芯片封裝

國際最新研究將3D NAND深孔蝕刻速度提升一倍

據(jù)媒體報(bào)道，近日，研究人員發(fā)現(xiàn)了一種使用先進(jìn)的等離子工藝在3D NAND閃存中蝕刻深孔的更快、更高效的方法。通過調(diào)整化學(xué)成分，將蝕刻速度提高了一倍，提高了精度，為更密集、更大容量的內(nèi)存存儲(chǔ)奠定了基礎(chǔ)。這項(xiàng)研究是由來自Lam Research、科羅拉多大學(xué)博爾德分校和美國能源部普林斯頓等離子體物理實(shí)驗(yàn)室（PPPL）的科學(xué)家通過模擬和實(shí)驗(yàn)進(jìn)行的。根據(jù)報(bào)道，前PPPL研究員、現(xiàn)就職于Lam Research的Yuri Barsukov表示，使用等離子體中發(fā)現(xiàn)的帶電粒子是創(chuàng)建微電子學(xué)所需的非常小但很深的圓孔的最簡
關(guān)鍵字： 3D NAND 深孔蝕刻

2025開年前瞻：技術(shù)研發(fā)領(lǐng)域的關(guān)注要點(diǎn)與未來走向

進(jìn)入新的一年，技術(shù)研發(fā)領(lǐng)域?qū)殡S著AI/ML、HI/3DIC?生態(tài)系統(tǒng)、光子學(xué)乃至量子計(jì)算等重要發(fā)展勢頭持續(xù)向前演進(jìn)。這些重要趨勢有望激發(fā)真正的創(chuàng)新并塑造未來。在此篇文章中，是德科技EDA高級(jí)設(shè)計(jì)與驗(yàn)證業(yè)務(wù)負(fù)責(zé)人Nilesh Kamdar?重點(diǎn)探討了上述關(guān)鍵的技術(shù)研發(fā)趨勢，以及這些趨勢在驅(qū)動(dòng)行業(yè)取得突破與在全球范圍內(nèi)推動(dòng)創(chuàng)新等方面的潛力。廣泛采用AI/ML提高生產(chǎn)力企業(yè)和個(gè)人對(duì)人工智能（AI）和機(jī)器學(xué)習(xí)（ML）解決方案的認(rèn)知將從感到好奇和有趣轉(zhuǎn)變?yōu)橄嘈臕I是必然趨勢。人工智能的廣泛應(yīng)用
關(guān)鍵字：是德科技 3DIC Chiplet

Chiplet，至關(guān)重要

引領(lǐng)芯片制造進(jìn)入模塊化新時(shí)代。
關(guān)鍵字： Chiplet

李飛飛對(duì)計(jì)算機(jī)視覺的愿景：World Labs 正為機(jī)器提供 3D 空間智能

斯坦福大學(xué)教授李飛飛已經(jīng)在 AI 歷史上贏得了自己的地位。她在深度學(xué)習(xí)革命中發(fā)揮了重要作用，多年來努力創(chuàng)建 ImageNet 數(shù)據(jù)集和競賽，挑戰(zhàn) AI 系統(tǒng)識(shí)別 1000 個(gè)類別的物體和動(dòng)物。2012 年，一個(gè)名為 AlexNet 的神經(jīng)網(wǎng)絡(luò)在 AI 研究界引起了震動(dòng)，它的性能遠(yuǎn)遠(yuǎn)超過了所有其他類型的模型，并贏得了 ImageNet 比賽。從那時(shí)起，神經(jīng)網(wǎng)絡(luò)開始騰飛，由互聯(lián)網(wǎng)上現(xiàn)在提供的大量免費(fèi)訓(xùn)練數(shù)據(jù)和提供前所未有的計(jì)算能力的 GPU 提供支持。在 ImageNe
關(guān)鍵字：李飛飛對(duì)計(jì)算機(jī)視覺的愿景：World Labs 正在為機(jī)器提供 3D 空間智能

谷歌DeepMind發(fā)布Genie 2模型可一鍵生成超逼真3D互動(dòng)世界

12月5日消息，美國當(dāng)?shù)貢r(shí)間周三，谷歌旗下人工智能研究機(jī)構(gòu)DeepMind推出了一款新模型，能夠創(chuàng)造出“無窮無盡”且各具特色的3D世界。這款模型名為Genie 2，是DeepMind在今年早些時(shí)候推出的Genie模型的升級(jí)版。僅憑一張圖片和一段文字描述，例如“一個(gè)可愛的機(jī)器人置身于茂密的森林中”，Genie 2就能構(gòu)建出一個(gè)交互式的實(shí)時(shí)場景。在這方面，它與李飛飛創(chuàng)立的World Labs以及以色列新興企業(yè)Decart所開發(fā)的模型有著異曲同工之妙。DeepMind宣稱，Genie 2能夠生成“豐富多樣的3D
關(guān)鍵字：谷歌 DeepMind Genie 2 模型 3D 互動(dòng)世界

Teledyne推出用于在線3D測量和檢測的Z-Trak 3D Apps Studio軟件工具

Teledyne DALSA推出在線3D機(jī)器視覺應(yīng)用開發(fā)的軟件工具Z-Trak? 3D Apps Studio。該工具旨在與Teledyne DALSA的Z-Trak系列激光掃描儀配合使用，可簡化生產(chǎn)線上的3D測量和檢測任務(wù)。Z-Trak 3D Apps Studio能夠處理具有不同表面類型、尺寸和幾何特征的物體的3D掃描，是電動(dòng)汽車（電動(dòng)汽車電池、電機(jī)定子等）、汽車、電子、半導(dǎo)體、包裝、物流、金屬制造、木材等眾多行業(yè)工廠自動(dòng)化應(yīng)用的理想之選。Z-Trak 3D Apps Studio具有簡化的工具，用于
關(guān)鍵字： Teledyne 3D測量 Z-Trak 3D Apps Studio

三星大幅減少未來生產(chǎn)NAND所需光刻膠使用量

據(jù)韓媒報(bào)道，稱三星電子在生產(chǎn) 3D NAND 閃存方面取得重大突破，在其中光刻工藝中大幅縮減光刻膠（PR）用量，降幅達(dá)到此前用量的一半。報(bào)道稱，此前每層涂層需要7-8cc的光刻膠，而三星通過精確控制涂布機(jī)的轉(zhuǎn)速（rpm）以及優(yōu)化PR涂層后的蝕刻工藝，現(xiàn)在只需4-4.5cc。此外，三星使用了更厚的氟化氪（KrF）光刻膠，通常情況下一次工藝形成1層涂層，而使用更厚的光刻膠，三星可以一次形成多個(gè)層，從而提高工藝效率，但同時(shí)也有均勻性問題。東進(jìn)半導(dǎo)體一直是三星KrF光刻膠的獨(dú)家供應(yīng)商，為三星第7代（11微米）和第
關(guān)鍵字：三星光刻膠 3D NAND

Chiplet 將徹底改變半導(dǎo)體設(shè)計(jì)和制造

全球 Chiplet 市場正在經(jīng)歷顯著增長，預(yù)計(jì)到 2035 年將達(dá)到 4110 億美元。
關(guān)鍵字： Chiplet

前沿技術(shù)：芯片互連取得進(jìn)展

隨著越來越多的 SoC 在前沿技術(shù)上分解，行業(yè)學(xué)習(xí)范圍不斷擴(kuò)大，為更多第三方芯片打開了大門。
關(guān)鍵字： Chiplet

Chiplet 技術(shù)取得進(jìn)展

隨著前沿技術(shù)中越來越多的 SoC 被拆解，產(chǎn)業(yè)學(xué)習(xí)不斷深入，這為更多第三方 Chiplet 打開了大門。
關(guān)鍵字： Chiplet

臺(tái)積電OIP推3D IC設(shè)計(jì)新標(biāo)準(zhǔn)

臺(tái)積電OIP（開放創(chuàng)新平臺(tái)）于美西當(dāng)?shù)貢r(shí)間25日展開，除表揚(yáng)包括力旺、M31在內(nèi)之業(yè)者外，更計(jì)劃推出3Dblox新標(biāo)準(zhǔn)，進(jìn)一步加速3D IC生態(tài)系統(tǒng)創(chuàng)新，并提高EDA工具的通用性。臺(tái)積電設(shè)計(jì)構(gòu)建管理處負(fù)責(zé)人Dan Kochpatcharin表示，將與OIP合作伙伴一同突破3D IC架構(gòu)中的物理挑戰(zhàn)，幫助共同客戶利用最新的TSMC 3DFabric技術(shù)實(shí)現(xiàn)優(yōu)化的設(shè)計(jì)。臺(tái)積電OIP生態(tài)系統(tǒng)論壇今年由北美站起跑，與設(shè)計(jì)合作伙伴及客戶共同探討如何通過更深層次的合作，推動(dòng)AI芯片設(shè)計(jì)的創(chuàng)新。 Dan Kochpa
關(guān)鍵字：臺(tái)積電 OIP 3D IC設(shè)計(jì)

未來存儲(chǔ)產(chǎn)品將導(dǎo)入Chiplet技術(shù)

隨著人工智能、云計(jì)算等技術(shù)的快速發(fā)展，全球存儲(chǔ)市場競爭日益激烈，存儲(chǔ)芯片市場正迎來前所未有的變革。據(jù)悉，三星電子、SK海力士等存儲(chǔ)巨頭紛紛加大在新技術(shù)領(lǐng)域的投入，以應(yīng)對(duì)市場的快速變化和競爭壓力，搶占市場份額和商業(yè)機(jī)會(huì)。在這些新技術(shù)中，CXL和定制芯片、chiplet技術(shù)尤為引人關(guān)注，成為了各大存儲(chǔ)大廠競相角逐的新戰(zhàn)場。綜合韓媒報(bào)道，SK海力士副總裁文起一在學(xué)術(shù)會(huì)議上稱，Chiplet芯粒/小芯片技術(shù)將在2~3年后應(yīng)用于DRAM和NAND產(chǎn)品。值得注意的是，SK海力士正在內(nèi)部開發(fā)Chiplet技術(shù)，不僅加入
關(guān)鍵字：存儲(chǔ) Chiplet

在 Chiplet 時(shí)代如何規(guī)劃芯片布局

自動(dòng)緩解熱問題成為異構(gòu)設(shè)計(jì)中的首要任務(wù)。
關(guān)鍵字： Chiplet

是德科技推出System Designer和Chiplet PHY Designer，優(yōu)化基于數(shù)字標(biāo)準(zhǔn)的仿真工作流程

●? ?借助由仿真驅(qū)動(dòng)的虛擬合規(guī)性測試解決方案，采用更智能、更精簡的工作流程，提高?PCIe?設(shè)計(jì)的工作效率●? ?具有設(shè)計(jì)探索和報(bào)告生成能力，可加快小芯片的信號(hào)完整性分析以及?UCIe?合規(guī)性驗(yàn)證，從而幫助設(shè)計(jì)師提高工作效率，縮短新產(chǎn)品上市時(shí)間System Designer for PCIe?是一種智能的設(shè)計(jì)環(huán)境，用于對(duì)最新PCIe Gen5?和?Gen6?系統(tǒng)進(jìn)行建模和仿真是德科技（
關(guān)鍵字：是德科技 System Designer Chiplet PHY Designer 仿真