3d chiplet 文章進(jìn)入3d chiplet技術(shù)社區(qū)

3D 晶體管的轉(zhuǎn)變

迷人的技術(shù)革命。
關(guān)鍵字：晶體管 3D 晶體管 FinFET

AI熱潮下，芯片制造商將芯片堆疊起來(lái)，就像搭積木

7月11日消息，人工智能熱潮推動(dòng)芯片制造商加速堆疊芯片設(shè)計(jì)，就像高科技的樂(lè)高積木一樣。業(yè)內(nèi)高管稱，這種所謂的Chiplet（芯粒）技術(shù)可以更輕松地設(shè)計(jì)出更強(qiáng)大的芯片，它被認(rèn)為是集成電路問(wèn)世60多年以來(lái)最重要的突破之一。IBM研究主管達(dá)里奧·吉爾（Darío Gil）在接受采訪時(shí)表示：“封裝和Chiplet技術(shù)是半導(dǎo)體的未來(lái)重要組成部分。”“相比于從零開(kāi)始設(shè)計(jì)一款大型芯片，這種技術(shù)更加強(qiáng)大?！比ツ辏珹MD、英特爾、微軟、高通、三星電子和臺(tái)積電等科技巨頭組成了一個(gè)聯(lián)盟，旨在制定Chiplet設(shè)計(jì)標(biāo)準(zhǔn)。英偉達(dá)，
關(guān)鍵字： AI 芯片制造 Chiplet 臺(tái)積電人工智能

基于 LPC5528 的 3D 打印機(jī)方案

MCU-Creator 是基于 NXP LPC5528 做的 3D 打印機(jī)主板方案，該方案主控 MCU LPC5528 是一顆 Cortex-M33 內(nèi)核的高性能 MCU，主頻達(dá)到 150MHz，擁有 512KB 片上 Flash ，256KB RAM ，有多個(gè) Timer，多路 PWM，多種通信接口，支持 16 位的 ADC，資源豐富。該方案支持 3.5 寸觸摸屏顯示，480*320 分辨率，支持 SD 卡、 U 盤(pán)傳輸打印資料給打印機(jī)，支持 5 軸電機(jī)控制，支
關(guān)鍵字： 3D 打印機(jī) NXP LPC5528

Teledyne將在Vision China展示最新3D和AI成像方案

中國(guó)上海，2023 年 7 月 4 日 — Teledyne 將于 7 月 11-13 日在上海國(guó)家會(huì)展中心舉辦的 2023中國(guó)（上海）機(jī)器視覺(jué)展 (Vision China) 展示最新產(chǎn)品和解決方案。歡迎各位蒞臨 5.1A101 展位了解先進(jìn)的 3D 解決方案，Teledyne DALSA、e2v 和 FL
關(guān)鍵字： Teledyne Vision China 3D AI成像

泰瑞達(dá)亮相SEMICON China：解讀異構(gòu)集成和Chiplet時(shí)代下，測(cè)試行業(yè)的機(jī)遇與挑戰(zhàn)

2023年7月3日，中國(guó) 北京訊 —— 全球先進(jìn)的自動(dòng)測(cè)試設(shè)備供應(yīng)商泰瑞達(dá)（NASDAQ:TER）宣布，受邀出席了SEMICON China 2023同期舉辦的“先進(jìn)封裝論壇 - 異構(gòu)集成”活動(dòng)。在活動(dòng)中，泰瑞達(dá)Complex SOC事業(yè)部亞太區(qū)總經(jīng)理張震宇發(fā)表題為《異構(gòu)集成和Chiplet時(shí)代下，芯片測(cè)試行業(yè)的機(jī)遇與挑戰(zhàn)》的精彩演講，生動(dòng)介紹泰瑞達(dá)對(duì)于先進(jìn)封裝，在質(zhì)量和成本之間找到平衡和最優(yōu)方案的經(jīng)驗(yàn)和見(jiàn)解。 SEMICON China是中國(guó)最重要的半導(dǎo)體行業(yè)盛事之一，見(jiàn)證中國(guó)半導(dǎo)體制造業(yè)的茁
關(guān)鍵字：泰瑞達(dá) SEMICON China 異構(gòu)集成 Chiplet

DRAM迎來(lái)3D時(shí)代？

3D DRAM 領(lǐng)域的技術(shù)競(jìng)爭(zhēng)升溫。
關(guān)鍵字： 3D DRAM 存儲(chǔ)芯片 NEO 3D X-DRAM

3D NAND 堆疊可超 300 層，鎧俠解讀新技術(shù)

5 月 5 日消息，鎧俠和西數(shù)展示最新的技術(shù)儲(chǔ)備，雙方正在努力實(shí)現(xiàn) 8 平面 3D NAND 設(shè)備以及具有超過(guò) 300 條字線的 3D NAND IC。根據(jù)其公布的技術(shù)論文，鎧俠展示了一種八平面 1Tb 3D TLC NAND 器件，有超過(guò) 210 個(gè)有源層和 3.2 GT/s 接口，可提供 205 MB/s 的程序吞吐量，讀取延遲縮小到 40 微秒。此外，鎧俠和西部數(shù)據(jù)還合作開(kāi)發(fā)具有超過(guò) 300 個(gè)有源字層的 3D NAND 器件，這是一個(gè)具有實(shí)驗(yàn)性的 3D NAND IC，通過(guò)金屬誘導(dǎo)側(cè)向
關(guān)鍵字： 3D NAND

Chiplet 安全風(fēng)險(xiǎn)被低估

Chiplet 面臨的安全挑戰(zhàn)之大令人望而生畏。
關(guān)鍵字： Chiplet

突破封控！中國(guó)推出自有小芯片接口標(biāo)準(zhǔn)，加速半導(dǎo)體自研發(fā)

從整個(gè)芯片的發(fā)展來(lái)看，隨著芯片工藝制程提升的難度越來(lái)越大，Chiplet這種小芯片疊加的方案，已經(jīng)逐漸成為了一種主流。特別是5nm以下先進(jìn)芯片工藝，在制造單芯片產(chǎn)品之際成本極高，所以用Chiplet的方案不但能保證性能，同時(shí)也能有效節(jié)約成本。目前整個(gè)行業(yè)都在向Chiplet方向發(fā)展，甚至海外還有專門(mén)針對(duì)Chiplet這一技術(shù)的聯(lián)盟——UCIe聯(lián)盟。UCIe聯(lián)盟的初衷是確保來(lái)自不同供應(yīng)商的小芯片相互兼容，畢竟多芯片設(shè)計(jì)的優(yōu)勢(shì)之一是它們可以由不同的公司設(shè)計(jì)，并由不同的代工廠在不同的節(jié)點(diǎn)生產(chǎn)。這樣要做到不同芯片
關(guān)鍵字： Chiplet 小芯片

中國(guó)Chiplet的機(jī)遇與挑戰(zhàn)及芯片接口IP市場(chǎng)展望

在探討Chiplet(小芯片)之前，摩爾定律是繞不開(kāi)的話題。戈登·摩爾先生在1965 年提出了摩爾定律：每年單位面積內(nèi)的晶體管數(shù)量會(huì)增加一倍，性能也會(huì)提升一倍。這意味著，在相同價(jià)格的基礎(chǔ)上，能獲得的晶體管數(shù)量翻倍。不過(guò)，摩爾先生在十年后的1975年，把定律的周期修正為24個(gè)月。至此，摩爾定律已經(jīng)影響半導(dǎo)體行業(yè)有半個(gè)世紀(jì)。隨著集成電路技術(shù)的不斷演進(jìn)，半導(dǎo)體行業(yè)發(fā)現(xiàn)摩爾定律在逐漸失效。上圖右上部分是英特爾x86 CPU 1970-2025年的演化歷史，可看出每顆芯片的晶體管數(shù)量持續(xù)增加(右上深藍(lán)色線條)，但時(shí)
關(guān)鍵字： Chiplet 芯片接口IP 摩爾定律失效

Chiplet：后摩爾時(shí)代關(guān)鍵芯片技術(shù)，先進(jìn)封裝市場(chǎng)10年10倍

大家好，我是小胡。在前面的內(nèi)容我們講國(guó)內(nèi)六大CPU廠商的時(shí)候，發(fā)現(xiàn)了一個(gè)問(wèn)題，就是國(guó)產(chǎn)CPU后續(xù)工藝迭代的問(wèn)題。除了華為鯤鵬以外，其余五大CPU廠商目前主力芯片的制程工藝都在10nm以上，而六大廠商當(dāng)中有四家被列入實(shí)體清單，鯤鵬920雖然是7nm工藝，但這兩年一直依靠庫(kù)存支撐，芯片供應(yīng)鏈問(wèn)題一直是國(guó)產(chǎn)CPU無(wú)法回避的問(wèn)題。22年8月份之后，Chiplet技術(shù)，也就是芯粒技術(shù)在A股市場(chǎng)中熱度升高，我在看券商研報(bào)的時(shí)候發(fā)現(xiàn)，“超越摩爾定律”、“性能升級(jí)”、“彎道超車”、“產(chǎn)業(yè)突破”成為了研報(bào)當(dāng)中的關(guān)鍵詞。今天
關(guān)鍵字： Chiplet 摩爾定律

中國(guó)推出本土小芯片接口以實(shí)現(xiàn)自力更生

Chiplet 作為目前受到廣泛關(guān)注的新技術(shù)，給全球和中國(guó)的半導(dǎo)體市場(chǎng)帶來(lái)了變革與機(jī)遇。
關(guān)鍵字： Chiplet

圍繞小芯片形成的小型聯(lián)盟

商業(yè)小芯片市場(chǎng)崛起還遠(yuǎn)，但公司正在通過(guò)更有限的合作伙伴關(guān)系早日起步。
關(guān)鍵字： chiplet

平面→立體，3D DRAM重定存儲(chǔ)器游戲規(guī)則？

近日，外媒《BusinessKorea》報(bào)道稱，三星的主要半導(dǎo)體負(fù)責(zé)人最近在半導(dǎo)體會(huì)議上表示正在加速3D DRAM商業(yè)化，并認(rèn)為3D DRAM是克服DRAM物理局限性的一種方法，據(jù)稱這將改變存儲(chǔ)器行業(yè)的游戲規(guī)則。3D DRAM是什么？它將如何顛覆DRAM原有結(jié)構(gòu)？壹摩爾定律放緩，DRAM工藝將重構(gòu)1966年的秋天，跨國(guó)公司IBM研究中心的Robert H. Dennard發(fā)明了動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM），而在不久的將來(lái)，這份偉大的成就為半導(dǎo)體行業(yè)締造了一個(gè)影響巨大且市場(chǎng)規(guī)模超千億美元的產(chǎn)業(yè)帝國(guó)。DRA
關(guān)鍵字： 3D DRAM 存儲(chǔ)器

外媒：存儲(chǔ)大廠正在加速3D DRAM商業(yè)化

據(jù)外媒《BusinessKorea》報(bào)道，三星電子的主要半導(dǎo)體負(fù)責(zé)人最近在半導(dǎo)體會(huì)議上表示正在加速3D DRAM商業(yè)化，并認(rèn)為3D DRAM是克服DRAM物理局限性的一種方法。三星電子半導(dǎo)體研究所副社長(zhǎng)兼工藝開(kāi)發(fā)室負(fù)責(zé)人Lee Jong-myung于3月10日在韓國(guó)首爾江南區(qū)三成洞韓國(guó)貿(mào)易中心舉行的“IEEE EDTM 2023”上表示，3D DRAM被認(rèn)為是半導(dǎo)體產(chǎn)業(yè)的未來(lái)增長(zhǎng)動(dòng)力?？紤]到目前DRAM線寬微縮至1nm將面臨的情況，業(yè)界認(rèn)為3~4年后新型DRAM商品化將成為一種必然，而不是一種方向。與現(xiàn)有
關(guān)鍵字：存儲(chǔ) 3D DRAM