fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

NMPSM3軟處理器

NMPSM3概述在UCSC擴(kuò)展學(xué)院上了第一門(mén)FPGA課后，我對(duì)這些設(shè)備為普通人提供的功能感到驚訝，我決定更深入地研究它們。我最終意識(shí)到我有足夠的邏輯設(shè)計(jì)知識(shí)，可以構(gòu)建自己的簡(jiǎn)單處理器。在了解了KCPSM（nanoblaze）之后，我開(kāi)始構(gòu)建自己的處理器，并將其稱(chēng)為NMPSM（Nick Mikstas可編程狀態(tài)機(jī)）。我花了三遍迭代才能制作出功能全面的處理器，因此命名為NMPSM3。即使NMPSM3受到nanoblaze IO方案的啟發(fā)，其內(nèi)部結(jié)構(gòu)也完全不同。NMPSM3是具有四個(gè)獨(dú)立中斷和一個(gè)復(fù)位的16位處
關(guān)鍵字： NMPSM3 FPGA Verilog

用FPGA實(shí)現(xiàn)各種數(shù)字濾波器

FPGA濾波器實(shí)施概述本篇部分內(nèi)容來(lái)自網(wǎng)站FPGA濾波器實(shí)現(xiàn)的一些項(xiàng)目，源于一位在校學(xué)生的學(xué)習(xí)和設(shè)計(jì)- 了解并在FPGA上實(shí)現(xiàn)幾種類(lèi)型的數(shù)字濾波器器，設(shè)計(jì)的所有濾波器均為15階濾波器，并使用16位定點(diǎn)數(shù)學(xué)運(yùn)算，該學(xué)生有一篇PPT可供參考：FPGA濾波器實(shí)現(xiàn)研究項(xiàng)目期間創(chuàng)建的Verilog源文件如下。FIR濾波器FIR濾波器是四個(gè)濾波器中最簡(jiǎn)單、最快的，它利用了預(yù)加器的對(duì)稱(chēng)性，而且使用加法器樹(shù)來(lái)最小化組合路徑延遲。FIR_Filter.v`define FILT_LENGTH 16&nb
關(guān)鍵字： FPGA 濾波器 Verilog

什么是三防漆？如何正確使用？

一、什么是三防漆？三防漆是一種特殊配方的涂料，用于保護(hù)線(xiàn)路板及其相關(guān)設(shè)備免受環(huán)境的侵蝕。三防漆具有良好的耐高低溫性能；其固化后成一層透明保護(hù)膜，具有優(yōu)越的絕緣、防潮、防漏電、防震、防塵、防腐蝕、防老化、耐電暈等性能。在現(xiàn)實(shí)條件下，如化學(xué)、震動(dòng)、高塵、鹽霧、潮濕與高溫等環(huán)境，線(xiàn)路板可能產(chǎn)生腐蝕、軟化、變形、霉變等問(wèn)題，導(dǎo)致線(xiàn)路板電路出現(xiàn)故障。三防漆涂覆于線(xiàn)路板的表面，形成一層三防的保護(hù)膜（三防指的是防潮、防鹽霧、防霉）。在諸如含化學(xué)物質(zhì)（例如：燃料、冷卻劑等）、震動(dòng)、濕氣、鹽噴、潮濕與高溫的情況下未使用三防
關(guān)鍵字：三防漆 PCB

AMD面向ADAS和數(shù)字座艙推出尺寸小成本優(yōu)化的車(chē)規(guī)級(jí)FPGA

在汽車(chē)傳感器和數(shù)字座艙中，尺寸更小的芯片器件正越來(lái)越盛行。根據(jù)咨詢(xún)機(jī)構(gòu) Yole Intelligence 的數(shù)據(jù)，高級(jí)駕駛輔助系統(tǒng)（ ADAS ）攝像頭市場(chǎng)規(guī)模在 2023 年估計(jì)為 20 億美元，預(yù)計(jì)到 2029 年將達(dá)到 27 億美元。為了滿(mǎn)足這些市場(chǎng)需求，AMD 推出了 AMD 汽車(chē)車(chē)規(guī)級(jí)（ XA ）系列的最新成員：Artix? UltraScale+? XA AU7P。這款成本優(yōu)化的 FPGA 符合車(chē)規(guī)標(biāo)準(zhǔn)，并針對(duì) ADAS 傳感器應(yīng)用和車(chē)載信息娛樂(lè)系統(tǒng)（ IVI ）進(jìn)行了優(yōu)化。新款 Art
關(guān)鍵字： AMD ADAS 數(shù)字座艙車(chē)規(guī)級(jí) FPGA Artix

FPGA讓嵌入式設(shè)備安全成為現(xiàn)實(shí)

談及嵌入式設(shè)備，安全性一直是人們關(guān)注的一大話(huà)題。然而目前為止，人們的注意力都放在了錯(cuò)誤的方向上。不安全的網(wǎng)絡(luò)邊緣計(jì)算和物聯(lián)網(wǎng)設(shè)備已經(jīng)證明，最薄弱（且經(jīng)常被忽視）的環(huán)節(jié)往往導(dǎo)致重大的安全漏洞。慶幸的是，設(shè)計(jì)師現(xiàn)在可以采用一些重要的新方案確保將硬件可信根、集成加密、固件彈性等關(guān)鍵功能融入到各種互連設(shè)備的設(shè)計(jì)中。秘訣是什么？FPGA。具體而言，全新低功耗FPGA解決方案，如萊迪思MachXO5D-NX?系列芯片，搭配萊迪思Propel?和萊迪思Sentry?軟件解決方案，可以幫助設(shè)備和系統(tǒng)設(shè)計(jì)人員以經(jīng)濟(jì)高效、低
關(guān)鍵字： FPGA 嵌入式設(shè)備安全萊迪思

將ASIC IP核移植到FPGA上——如何確保性能與時(shí)序以完成充滿(mǎn)挑戰(zhàn)的任務(wù)！

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來(lái)開(kāi)發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問(wèn)題。文章從介紹使用預(yù)先定制功能即IP核的必要性開(kāi)始，通過(guò)闡述開(kāi)發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC IP來(lái)在FPGA上開(kāi)發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。在上篇文章中，我們分享了第二到第四主題，介紹了使用FPGA進(jìn)行原型設(shè)計(jì)時(shí)需要立即想到哪些基本概念、在將專(zhuān)為ASIC技術(shù)而設(shè)計(jì)的I
關(guān)鍵字： ASIC IP FPGA SmartDV

實(shí)例分析！晶振為什么不能放置在PCB邊緣？

某行車(chē)記錄儀，測(cè)試的時(shí)候要加一個(gè)外接適配器，在機(jī)器上電運(yùn)行測(cè)試時(shí)發(fā)現(xiàn)超標(biāo)，具體頻點(diǎn)是84MHz、144MHz、168MHz，需要分析其輻射超標(biāo)產(chǎn)生的原因，并給出相應(yīng)的對(duì)策。輻射測(cè)試數(shù)據(jù)·如下：輻射源頭分析該產(chǎn)品只有一塊PCB，其上有一個(gè)12MHz的晶體。其中超標(biāo)頻點(diǎn)恰好都是12MHz的倍頻，而分析該機(jī)器容易EMI輻射超標(biāo)的屏和攝像頭，發(fā)現(xiàn)LCD-CLK是33MHz，而攝像頭MCLK是24MHz；通過(guò)排除發(fā)現(xiàn)去掉攝像頭后，超標(biāo)點(diǎn)依然存在，而通過(guò)屏蔽12MHz晶體，超標(biāo)點(diǎn)有降低，由此判斷144MHz超標(biāo)點(diǎn)與晶
關(guān)鍵字： PCB 電路設(shè)計(jì) 晶振

盤(pán)點(diǎn)PCB設(shè)計(jì)中最常見(jiàn)的錯(cuò)誤，看看你中了幾條？

在硬件電路設(shè)計(jì)的過(guò)程中，難免犯錯(cuò)，下面羅列出在 PCB 設(shè)計(jì)中最常見(jiàn)到的五個(gè)設(shè)計(jì)問(wèn)題以及相應(yīng)的對(duì)策。管腳錯(cuò)誤串聯(lián)線(xiàn)性穩(wěn)壓電源比起開(kāi)關(guān)電源更加便宜，但電能轉(zhuǎn)效率低。通常情況下，鑒于容易使用和物美價(jià)廉，很多工程師選擇使用線(xiàn)性穩(wěn)壓電源。但需要注意，雖然使用起來(lái)很方便，但它會(huì)消耗大量的電能，造成大量熱量擴(kuò)散。與此形成對(duì)比的是開(kāi)關(guān)電源設(shè)計(jì)復(fù)雜，但效率更高。然而需要大家注意的是，一些穩(wěn)壓電源的輸出管腳可能相互不兼容，所以在布線(xiàn)之前需要確認(rèn)芯片手冊(cè)中相關(guān)的管腳定義。布線(xiàn)錯(cuò)誤設(shè)計(jì)與布線(xiàn)之間的比較差異是造成 PCB 設(shè)計(jì)最
關(guān)鍵字： PCB 電路設(shè)計(jì)

嵌入式FPGA（eFPGA）為SoC帶來(lái)了新的靈活性

引言隨著嵌入式系統(tǒng)的不斷發(fā)展，設(shè)計(jì)師面臨著越來(lái)越多的挑戰(zhàn)。功能性和連接性增加了集成的復(fù)雜性，尤其是在設(shè)計(jì)系統(tǒng)級(jí)芯片（SoC）時(shí)，通常很難提供最佳的邏輯架構(gòu)來(lái)管理系統(tǒng)。本文將探討嵌入式FPGA（eFPGA）的結(jié)構(gòu)，并探討如何在保持最大靈活性的同時(shí)，實(shí)現(xiàn)硅資源的最佳優(yōu)化。高級(jí)SoC設(shè)計(jì)取代板級(jí)系統(tǒng)我們正進(jìn)入一個(gè)將許多傳統(tǒng)PCB上的IC合并到單一單片IC或芯片組作為SoC的時(shí)代。如果IC設(shè)計(jì)團(tuán)隊(duì)未能加入正確的功能，或者在設(shè)計(jì)部分發(fā)現(xiàn)了漏洞，他們可能會(huì)錯(cuò)失市場(chǎng)機(jī)會(huì)或時(shí)間節(jié)點(diǎn)。傳統(tǒng)上，F(xiàn)PGA常用于原型設(shè)計(jì)、在PC
關(guān)鍵字： FPGA

常見(jiàn)電路板GND與外殼GND之間接一個(gè)電阻一個(gè)電容，為什么？

外殼是金屬的，中間是一個(gè)螺絲孔，也就是跟大地連接起來(lái)了。這里通過(guò)一個(gè)1M的電阻跟一33個(gè)1nF的電容并聯(lián)，跟電路板的地連接在一起，這樣有什么好處呢？外殼地如果不穩(wěn)定或者有靜電之類(lèi)的，如果與電路板地直接連接，就會(huì)打壞電路板芯片，加入電容，就能把低頻高壓，靜電之類(lèi)的隔離起來(lái)，保護(hù)電路板。電路高頻干擾之類(lèi)的會(huì)被電容直接接外殼，起到了隔直通交的功能。那為什么又加一個(gè)1M的電阻呢？這是因?yàn)?，如果沒(méi)有這個(gè)電阻，電路板內(nèi)有靜電的時(shí)候，與大地連接的0.1uF的電容是隔斷了與外殼大地的連接，也就是懸空的。這些電荷積累到一定
關(guān)鍵字： PCB 電路設(shè)計(jì)

DC-DC轉(zhuǎn)換設(shè)計(jì)的要點(diǎn)

DC-DC轉(zhuǎn)換器可以實(shí)現(xiàn)各種電壓電平的高效電源轉(zhuǎn)換和供電，但是隨著需求的不斷上升，需要更高功率密度更高效率以及更小的尺寸，DC-DC轉(zhuǎn)換的PCB設(shè)計(jì)就更為重要了。下面說(shuō)一說(shuō)DC-DC轉(zhuǎn)換器PCB設(shè)計(jì)的一些要點(diǎn)：走線(xiàn)長(zhǎng)度在高頻轉(zhuǎn)換器中，承載高速開(kāi)關(guān)信號(hào)的走線(xiàn)長(zhǎng)度對(duì)于保持信號(hào)完整性和降低EMI至關(guān)重要。較長(zhǎng)的走線(xiàn)可以充當(dāng)天線(xiàn)并輻射電磁能量，可能會(huì)對(duì)其他組件或電路造成干擾，此外，較長(zhǎng)的走線(xiàn)可能會(huì)引起延遲、信號(hào)反射、寄生效應(yīng)，從而導(dǎo)致轉(zhuǎn)換器效率和穩(wěn)定性降低。因此走線(xiàn)長(zhǎng)度應(yīng)該盡可能短，尤其是對(duì)于高速時(shí)鐘和數(shù)據(jù)時(shí)鐘，
關(guān)鍵字： DC-DC 轉(zhuǎn)換器 PCB EMI

電源設(shè)計(jì)，這些細(xì)節(jié)要知道

1. 變壓器圖紙、PCB、原理圖這三者的變壓器飛線(xiàn)位號(hào)需一致。理由：安規(guī)認(rèn)證要求這是很多工程師在申請(qǐng)安規(guī)認(rèn)證提交資料時(shí)會(huì)犯的一個(gè)毛病。2.X電容的泄放電阻需放兩組。理由：UL62368、CCC認(rèn)證要求斷開(kāi)一組電阻再測(cè)試X電容的殘留電壓。很多新手會(huì)犯的一個(gè)錯(cuò)誤，修正的辦法只能重新改PCB Layout，浪費(fèi)自己和采購(gòu)打樣的時(shí)間。3.變壓器飛線(xiàn)的PCB孔徑需考慮到最大飛線(xiàn)直徑，必要是預(yù)留兩組一大一小的PCB孔。理由：避免組裝困難或過(guò)爐空焊問(wèn)題因?yàn)榘惨?guī)申請(qǐng)認(rèn)證通常會(huì)有一個(gè)系列，比如說(shuō)24W申請(qǐng)一個(gè)系列，其中包含
關(guān)鍵字：電源設(shè)計(jì) PCB 變壓器

萊迪思Avant-X：捍衛(wèi)數(shù)字前沿

現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）在當(dāng)今的眾多技術(shù)中發(fā)揮著重要作用。從航空航天和國(guó)防到消費(fèi)電子產(chǎn)品，再到關(guān)鍵基礎(chǔ)設(shè)施和汽車(chē)行業(yè)，F(xiàn)PGA在我們生活中不斷普及。與此同時(shí)對(duì)FPGA器件的威脅也在不斷增長(zhǎng)。想要開(kāi)發(fā)在FPGA上運(yùn)行（固件）的IP需要花費(fèi)大量資源，受這些FPGA保護(hù)的技術(shù)也是如此。這使得FPGA成為IP盜竊或破壞的潛在目標(biāo)。防止IP盜竊、客戶(hù)數(shù)據(jù)泄露和系統(tǒng)整體完整性所需的安全功能已經(jīng)不可或缺。它們是許多FPGA應(yīng)用的基礎(chǔ)，在某些地區(qū)有相應(yīng)法律要求（例如，歐盟的GDPR、美國(guó)的HIPAA、英國(guó)的2018年
關(guān)鍵字：萊迪思 Avant-X FPGA

【實(shí)戰(zhàn)】一個(gè)Buck電路設(shè)計(jì)的完整過(guò)程

設(shè)計(jì)需求：硬十開(kāi)發(fā)的一塊基于安路EG4X20BG256的FPGA板卡。該系統(tǒng)應(yīng)用于一個(gè)USB傳輸，可以進(jìn)行多通道ADC數(shù)據(jù)采集的項(xiàng)目。整體框圖如下：實(shí)物如下：1、Buck控制器選型電源框圖制作過(guò)程，可以參考前期文檔：硬件總體設(shè)計(jì)之 “專(zhuān)題分析”我們可以看到在電源樹(shù)中，分別需要實(shí)現(xiàn)：5V→3.3V@2A5V→1.2V@2A5V→2.5V@2A此處我們選型的Buck電源控制器（集成Mosfet）是杰華特的JW5359從Datasheet我們可以看到：1、輸入電壓范圍滿(mǎn)足要求4.5V~18V2、輸出電流可以達(dá)到
關(guān)鍵字：電路設(shè)計(jì) FPGA BUCK電路

將ASIC IP核移植到FPGA上——更新概念并推動(dòng)改變以完成充滿(mǎn)挑戰(zhàn)的任務(wù)!

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來(lái)開(kāi)發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問(wèn)題。文章從介紹使用預(yù)先定制功能即IP核的必要性開(kāi)始，通過(guò)闡述開(kāi)發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC所用IP來(lái)在FPGA上開(kāi)發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。在上篇文章中，我們介紹了將ASIC IP移植到FPGA原型平臺(tái)上的必要性，并對(duì)原型設(shè)計(jì)中各種考量因素進(jìn)行了總體概述，分析開(kāi)發(fā)A
關(guān)鍵字： ASIC IP FPGA SmartDV