fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

八層板PCB設(shè)計(jì)，電腦主板設(shè)計(jì)分析

來源于網(wǎng)絡(luò)的前輩PCB作品學(xué)好PCB設(shè)計(jì)的方法之一就是通過前輩的作品學(xué)習(xí)前輩的設(shè)計(jì)方法和技巧。我們能在前輩的作品中學(xué)到元件布局、板層設(shè)置、線路布線。板層置1. 信號層（TOP）第一層信號層，又叫頂層，實(shí)物打板回來是能夠看得見的一層，可以擺放電子元件的一層。由上圖可見這層布線比較多。原因之一就是電子元件的擺放在同一層，走線的過程中不需要設(shè)置過孔轉(zhuǎn)換層。這樣可以避免過孔阻礙其它層的走線。在多層板布線反而要注意過孔的設(shè)置。2. 電源層（VCC）在這層沒有看到走線。是因?yàn)檫@一層都是電源網(wǎng)絡(luò)。在設(shè)計(jì)時使用特定的線進(jìn)
關(guān)鍵字： PCB 電路設(shè)計(jì)

英特爾傳將出售Altera少數(shù)股權(quán)換現(xiàn)金

英特爾（Intel）傳向多家私募股權(quán)與投資人詢問，有意出售Altera部分股權(quán)，以尋求從中換得數(shù)十億美元的現(xiàn)金，而Altera為英特爾在2015年以167億美元收購的子公司，曾被看作是英特爾重要的核心業(yè)務(wù)之一。英特爾不斷尋求做出重大改變，如今將想法動到2015年以167億美元收購的邏輯芯片設(shè)計(jì)廠Altera，傳將出售Altera部分股權(quán)換現(xiàn)金，并期望Altera估值能達(dá)170億美元來交易。Altera年初開始獨(dú)立運(yùn)營，預(yù)計(jì)2025年1月1日前完成分離，而英特爾執(zhí)行長基辛格（Pat Gelsinger）上個
關(guān)鍵字：英特爾 Altera FPGA

在米爾電子MPSOC實(shí)現(xiàn)12G SDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流

4K視頻為何越來越糊？SGMII與HEVC如何重拾高碼流體驗(yàn)
關(guān)鍵字： MPSOC FPGA 7A100T 雙芯核心板雙芯開發(fā)板 ZU4EV

萬源通IPO：助力汽車電子領(lǐng)域PCB發(fā)展

汽車電子領(lǐng)域的印制電路板規(guī)格主要以4-8層的多層板為主，占據(jù)了印制電路板用板中的45%。雙層板占比為12%，厚銅板占比為6.5%。隨著汽車電動化和智能化的發(fā)展趨勢，汽車電子用板逐漸向金屬基板、厚銅板等高技術(shù) PCB 方案演進(jìn)。特別是通過埋銅、嵌銅和厚銅工藝，增強(qiáng)了散熱能力，滿足汽車電子產(chǎn)品對散熱性能的需求。單車的 PCB 用量增加，技術(shù)難度也隨之提高。在這樣的發(fā)展趨勢下，汽車電子領(lǐng)域的印制電路板不僅需要滿足高技術(shù)要求，還具有多品種、小批量的特點(diǎn)。生產(chǎn)過程中由于換型、調(diào)參導(dǎo)致生產(chǎn)成本較高，因此需要采用一系列
關(guān)鍵字：萬源通 IPO 汽車電子 PCB 印制電路板

10個PCB設(shè)計(jì)技巧幫你減少EMC

今天主要是關(guān)于：EMC，PCB設(shè)計(jì)中如何降低EMC?一、EMC是什么？在PCB設(shè)計(jì)中，主要的EMC問題包括3種：傳導(dǎo)干擾、串?dāng)_干擾、輻射干擾。1、傳導(dǎo)干擾傳導(dǎo)干擾通過引線去耦和共模阻抗去耦影響其他電路，例如：噪聲通過電源電路進(jìn)入系統(tǒng)，支持電路將受到噪聲的影響。下圖顯示了通過共模阻抗進(jìn)行的噪聲去耦。電路1和電路2通過同一根導(dǎo)線獲得電源電壓的和接地環(huán)路。如果其中一個電路的電壓突然需要提高，另一個電路將降低，因?yàn)楣搽娫春蛢蓚€回路之間的阻抗。2、串?dāng)_干擾串?dāng)_干擾是指一根信號線對相鄰信號線的干擾，通常發(fā)生在相鄰的
關(guān)鍵字： PCB 電路設(shè)計(jì)PCB EMC

將ASIC IP核移植到FPGA上——如何測試IP核的功能和考慮純電路以外的其他因素

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項(xiàng)目時，必須認(rèn)真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計(jì)時需要考慮到的IP 核相關(guān)因素，用八個重要主題詳細(xì)分享了利用ASIC IP來在FPGA上開發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時需要考量的因素。在上篇文章中，我們分享了第五到第六主題，介紹了我們?nèi)绾未_保在FPGA上實(shí)現(xiàn)所需的性能和在時鐘方面必須加以考量的因素有哪些。本篇
關(guān)鍵字： 202409 ASIC IP核 FPGA SmartDV

從邊緣到云，Altera以可擴(kuò)展產(chǎn)品組合加快FPGA創(chuàng)新

近期，英特爾子公司Altera推出了一系列FPGA軟、硬件和開發(fā)工具，使其可編程解決方案更易應(yīng)用于廣泛的用例和市場。Altera在年度開發(fā)者大會上公布了下一代能效與成本優(yōu)化的Agilex? 3 FPGA情況，并宣布針對Agilex 5 FPGA提供新的開發(fā)套件和軟件支持。?“通過與生態(tài)系統(tǒng)和分銷合作伙伴保持緊密的合作，Altera將持續(xù)提供基于FPGA的解決方案，為創(chuàng)新者提供易于設(shè)計(jì)和部署的前沿可編程技術(shù)。通過此次新品發(fā)布，我們將繼續(xù)利用可編程技術(shù)塑造未來，幫助客戶在數(shù)據(jù)中心、通信基礎(chǔ)設(shè)施、汽車
關(guān)鍵字： Altera FPGA

電源設(shè)計(jì)器件布局和布線要點(diǎn)

在電源設(shè)計(jì)中，精心的布局和布線對于能否實(shí)現(xiàn)出色設(shè)計(jì)至關(guān)重要，要為尺寸、精度、效率留出足夠空間，以避免在生產(chǎn)中出現(xiàn)問題。我們可以利用多年的測試經(jīng)驗(yàn)，以及布局工程師具備的專業(yè)知識，最終完成電路板生產(chǎn)。精心的設(shè)計(jì)的效率設(shè)計(jì)從圖紙上看起來可能毫無問題（也就是說，從原理圖角度），甚至在模擬期間也沒有任何問題，但真正的測試其實(shí)是在布局、PCB制造，以及通過載入電路實(shí)施原型制作應(yīng)力測試之后。這部分使用真實(shí)的設(shè)計(jì)示例，介紹一些技巧來幫助避開陷阱。我們將介紹幾個重要概念，以幫助避開設(shè)計(jì)缺陷和其他陷阱，以免未來需要重新設(shè)計(jì)和
關(guān)鍵字： PCB 電源設(shè)計(jì) 布線

NMPSM3軟處理器

NMPSM3概述在UCSC擴(kuò)展學(xué)院上了第一門FPGA課后，我對這些設(shè)備為普通人提供的功能感到驚訝，我決定更深入地研究它們。我最終意識到我有足夠的邏輯設(shè)計(jì)知識，可以構(gòu)建自己的簡單處理器。在了解了KCPSM（nanoblaze）之后，我開始構(gòu)建自己的處理器，并將其稱為NMPSM（Nick Mikstas可編程狀態(tài)機(jī)）。我花了三遍迭代才能制作出功能全面的處理器，因此命名為NMPSM3。即使NMPSM3受到nanoblaze IO方案的啟發(fā)，其內(nèi)部結(jié)構(gòu)也完全不同。NMPSM3是具有四個獨(dú)立中斷和一個復(fù)位的16位處
關(guān)鍵字： NMPSM3 FPGA Verilog

用FPGA實(shí)現(xiàn)各種數(shù)字濾波器

FPGA濾波器實(shí)施概述本篇部分內(nèi)容來自網(wǎng)站FPGA濾波器實(shí)現(xiàn)的一些項(xiàng)目，源于一位在校學(xué)生的學(xué)習(xí)和設(shè)計(jì)- 了解并在FPGA上實(shí)現(xiàn)幾種類型的數(shù)字濾波器器，設(shè)計(jì)的所有濾波器均為15階濾波器，并使用16位定點(diǎn)數(shù)學(xué)運(yùn)算，該學(xué)生有一篇PPT可供參考：FPGA濾波器實(shí)現(xiàn)研究項(xiàng)目期間創(chuàng)建的Verilog源文件如下。FIR濾波器FIR濾波器是四個濾波器中最簡單、最快的，它利用了預(yù)加器的對稱性，而且使用加法器樹來最小化組合路徑延遲。FIR_Filter.v`define FILT_LENGTH 16&nb
關(guān)鍵字： FPGA 濾波器 Verilog

什么是三防漆？如何正確使用？

一、什么是三防漆？三防漆是一種特殊配方的涂料，用于保護(hù)線路板及其相關(guān)設(shè)備免受環(huán)境的侵蝕。三防漆具有良好的耐高低溫性能；其固化后成一層透明保護(hù)膜，具有優(yōu)越的絕緣、防潮、防漏電、防震、防塵、防腐蝕、防老化、耐電暈等性能。在現(xiàn)實(shí)條件下，如化學(xué)、震動、高塵、鹽霧、潮濕與高溫等環(huán)境，線路板可能產(chǎn)生腐蝕、軟化、變形、霉變等問題，導(dǎo)致線路板電路出現(xiàn)故障。三防漆涂覆于線路板的表面，形成一層三防的保護(hù)膜（三防指的是防潮、防鹽霧、防霉）。在諸如含化學(xué)物質(zhì)（例如：燃料、冷卻劑等）、震動、濕氣、鹽噴、潮濕與高溫的情況下未使用三防
關(guān)鍵字：三防漆 PCB

AMD面向ADAS和數(shù)字座艙推出尺寸小成本優(yōu)化的車規(guī)級FPGA

在汽車傳感器和數(shù)字座艙中，尺寸更小的芯片器件正越來越盛行。根據(jù)咨詢機(jī)構(gòu) Yole Intelligence 的數(shù)據(jù)，高級駕駛輔助系統(tǒng)（ ADAS ）攝像頭市場規(guī)模在 2023 年估計(jì)為 20 億美元，預(yù)計(jì)到 2029 年將達(dá)到 27 億美元。為了滿足這些市場需求，AMD 推出了 AMD 汽車車規(guī)級（ XA ）系列的最新成員：Artix? UltraScale+? XA AU7P。這款成本優(yōu)化的 FPGA 符合車規(guī)標(biāo)準(zhǔn)，并針對 ADAS 傳感器應(yīng)用和車載信息娛樂系統(tǒng)（ IVI ）進(jìn)行了優(yōu)化。新款 Art
關(guān)鍵字： AMD ADAS 數(shù)字座艙車規(guī)級 FPGA Artix

FPGA讓嵌入式設(shè)備安全成為現(xiàn)實(shí)

談及嵌入式設(shè)備，安全性一直是人們關(guān)注的一大話題。然而目前為止，人們的注意力都放在了錯誤的方向上。不安全的網(wǎng)絡(luò)邊緣計(jì)算和物聯(lián)網(wǎng)設(shè)備已經(jīng)證明，最薄弱（且經(jīng)常被忽視）的環(huán)節(jié)往往導(dǎo)致重大的安全漏洞。慶幸的是，設(shè)計(jì)師現(xiàn)在可以采用一些重要的新方案確保將硬件可信根、集成加密、固件彈性等關(guān)鍵功能融入到各種互連設(shè)備的設(shè)計(jì)中。秘訣是什么？FPGA。具體而言，全新低功耗FPGA解決方案，如萊迪思MachXO5D-NX?系列芯片，搭配萊迪思Propel?和萊迪思Sentry?軟件解決方案，可以幫助設(shè)備和系統(tǒng)設(shè)計(jì)人員以經(jīng)濟(jì)高效、低
關(guān)鍵字： FPGA 嵌入式設(shè)備安全萊迪思

將ASIC IP核移植到FPGA上——如何確保性能與時序以完成充滿挑戰(zhàn)的任務(wù)！

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項(xiàng)目時，必須認(rèn)真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計(jì)時需要考慮到的IP核相關(guān)因素，用八個重要主題詳細(xì)分享了利用ASIC IP來在FPGA上開發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時需要考量的因素。在上篇文章中，我們分享了第二到第四主題，介紹了使用FPGA進(jìn)行原型設(shè)計(jì)時需要立即想到哪些基本概念、在將專為ASIC技術(shù)而設(shè)計(jì)的I
關(guān)鍵字： ASIC IP FPGA SmartDV

實(shí)例分析！晶振為什么不能放置在PCB邊緣？

某行車記錄儀，測試的時候要加一個外接適配器，在機(jī)器上電運(yùn)行測試時發(fā)現(xiàn)超標(biāo)，具體頻點(diǎn)是84MHz、144MHz、168MHz，需要分析其輻射超標(biāo)產(chǎn)生的原因，并給出相應(yīng)的對策。輻射測試數(shù)據(jù)·如下：輻射源頭分析該產(chǎn)品只有一塊PCB，其上有一個12MHz的晶體。其中超標(biāo)頻點(diǎn)恰好都是12MHz的倍頻，而分析該機(jī)器容易EMI輻射超標(biāo)的屏和攝像頭，發(fā)現(xiàn)LCD-CLK是33MHz，而攝像頭MCLK是24MHz；通過排除發(fā)現(xiàn)去掉攝像頭后，超標(biāo)點(diǎn)依然存在，而通過屏蔽12MHz晶體，超標(biāo)點(diǎn)有降低，由此判斷144MHz超標(biāo)點(diǎn)與晶
關(guān)鍵字： PCB 電路設(shè)計(jì) 晶振