<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用 11.14珠海｜與泰克共探半導(dǎo)體產(chǎn)業(yè)鏈來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 來(lái)學(xué)習(xí)NXP基于i.MX處理器的工業(yè)解決方案吧！

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> asic ip核

asic ip核文章進(jìn)入asic ip核技術(shù)社區(qū)

淺析ISSP結(jié)構(gòu)化ASIC解決方案

結(jié)構(gòu)化專用集成電路(structured ASIC)對(duì)設(shè)計(jì)工程師而言還是一個(gè)新名詞，然而目前已經(jīng)有多家公司正計(jì)劃涉足這一領(lǐng)域?？焖俟杞鉀Q方案平臺(tái)(ISSP)是一種結(jié)構(gòu)化ASIC解決方案，該技術(shù)適合于高速ASIC設(shè)計(jì)，這是因?yàn)镮SSP可以
關(guān)鍵字： ISSP ASIC 方案

三模冗余在ASIC設(shè)計(jì)中的實(shí)現(xiàn)方法

摘要：星載計(jì)算機(jī)系統(tǒng)處于空間輻照環(huán)境中，可能會(huì)受到單粒子翻轉(zhuǎn)的影響而出錯(cuò)，三模冗余就是一種對(duì)單粒子翻轉(zhuǎn)有效的容錯(cuò)技術(shù)。通過(guò)對(duì)三模冗余加固電路特點(diǎn)的分析，提出了在ASIC設(shè)計(jì)中實(shí)現(xiàn)三模冗余的2種方法。其一是通
關(guān)鍵字：方法實(shí)現(xiàn) 設(shè)計(jì) ASIC 余在

應(yīng)用于SoC設(shè)計(jì)中IP核的接口技術(shù)

引言隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開(kāi)發(fā)上百萬(wàn)門(mén)級(jí)的單芯片，已能夠?qū)⑾到y(tǒng)級(jí)設(shè)計(jì)集成...
關(guān)鍵字： SoC設(shè) IP核接口技術(shù)

使用新SRAM工藝實(shí)現(xiàn)嵌入式ASIC和SoC的存儲(chǔ)器設(shè)計(jì)

使用新SRAM工藝實(shí)現(xiàn)嵌入式ASIC和SoC的存儲(chǔ)器設(shè)計(jì),基于傳統(tǒng)六晶體管(6T)存儲(chǔ)單元的靜態(tài)RAM存儲(chǔ)器塊一直是許多嵌入式設(shè)計(jì)中使用ASIC/SoC實(shí)現(xiàn)的開(kāi)發(fā)人員所采用的利器，因?yàn)檫@種存儲(chǔ)器結(jié)構(gòu)非常適合主流的CMOS工藝流程，不需要增添任何額外的工藝步驟。如圖1a中所示的那樣
關(guān)鍵字： SoC 存儲(chǔ)器設(shè)計(jì) ASIC 嵌入式 SRAM 工藝實(shí)現(xiàn) 使用

關(guān)于IP核在SoC設(shè)計(jì)中的接口技術(shù)

引言隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開(kāi)發(fā)上百萬(wàn)門(mén)級(jí)的單芯片，已能夠?qū)⑾到y(tǒng)級(jí)設(shè)計(jì)...
關(guān)鍵字： IP核 SoC 接口技術(shù)

fpga是什么意思 ASIC是什么意思

FPGA入門(mén)知識(shí)，什么是FPGA？FPGA是英文Field Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路
關(guān)鍵字： fpga ASIC 什么意思

基于Nexys 3開(kāi)發(fā)板的堆棧處理器的測(cè)試

堆棧處理器是一種專門(mén)面向嵌入式控制領(lǐng)域的處理器，其所有執(zhí)行過(guò)程均依賴于兩個(gè)硬件支持的堆棧：執(zhí)行數(shù)學(xué)表達(dá)式的數(shù)據(jù)堆棧(Data Stack)和保存子程序返回地址的返回堆棧(Return Stack)，而不是大量的通用寄存器。堆棧處理器的特征使其相比較于RISC和CISC等通用寄存器處理器，更加適合應(yīng)用于嵌入式實(shí)時(shí)控制領(lǐng)域。本文在上述背景下，介紹了一個(gè)堆棧處理器的IP核，給出了其在Digilent公司的Nexys 3開(kāi)發(fā)板上的實(shí)現(xiàn)結(jié)果，以及使用ModelSim SE 6.5C仿真測(cè)試的結(jié)果。
關(guān)鍵字：嵌入式 IP核

彩色TFT液晶顯示控制電路設(shè)計(jì)/其ASIC實(shí)現(xiàn)

摘要：介紹了一種用于高級(jí)型數(shù)碼相機(jī)的彩色TFT液晶顯示控制電路的設(shè)計(jì)。文中首先簡(jiǎn)單給出了控制電路的設(shè)計(jì)要求，然后重點(diǎn)介紹電路中各模塊的設(shè)計(jì)以及FPGA驗(yàn)證。整個(gè)電路作為數(shù)碼相機(jī)專用集成電路芯片的一部分采用TSM
關(guān)鍵字： ASIC 實(shí)現(xiàn) 電路設(shè)計(jì) 控制 TFT 液晶顯示彩色

USB2.0接口IP核的開(kāi)發(fā)與設(shè)計(jì)

隨著PC機(jī)和外圍設(shè)備的發(fā)展,傳統(tǒng)的并行接口和串行接口RS-232在易用性(即插即用)和端口擴(kuò)展等方面存在著一定...
關(guān)鍵字： USB2.0接口 IP核傳輸速率

基于ARM9的SD/MMC卡控制器的ASIC設(shè)計(jì)

基于ARM9的SD/MMC卡控制器的ASIC設(shè)計(jì),摘要：文章闡述了基于TD-SCDMA手機(jī)數(shù)字基帶芯片中SD/MMC卡控制器的工作原理與應(yīng)用，利用Verilog硬件描述語(yǔ)言對(duì)其實(shí)現(xiàn)。運(yùn)用ModelSim進(jìn)行了功能仿真，利用SMIC0.13微米工藝庫(kù)和SYNOPSYS的EDA工具對(duì)其綜合。經(jīng)過(guò)FPGA驗(yàn)
關(guān)鍵字： ASIC 設(shè)計(jì) 控制器 SD/MMC ARM9 基于

基于51單片機(jī)IP核的FPGA實(shí)現(xiàn)與應(yīng)用

　　1 引言　　長(zhǎng)期以來(lái)，單片機(jī)以其性價(jià)比高、體積小、功能靈活等方面的獨(dú)特優(yōu)點(diǎn)被廣泛應(yīng)用。但受其內(nèi)部資 ...
關(guān)鍵字： 51單片機(jī) IP核

FPGA與ASIC

ASIC 和 FPGA 具有不同的價(jià)值主張，在作出選擇前必須仔細(xì)評(píng)估。兩種種技術(shù)對(duì)比。這里介紹了 ASIC 和 FPGA 的優(yōu)勢(shì)與劣勢(shì):
關(guān)鍵字：賽靈思 ASIC FPGA

什么是 FPGA？

現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) 是由通過(guò)可編程互連連接的可配置邏輯塊 (CLB) 矩陣構(gòu)成的可編程半導(dǎo)體器件。相對(duì)于專為特定設(shè)計(jì)定制構(gòu)建的專用集成電路 (ASIC) 而言，F(xiàn)PGA 能通過(guò)編程來(lái)滿足應(yīng)用和功能要求。
關(guān)鍵字：賽靈思 FPGA ASIC

基于BIST的IP核測(cè)試方案

1 引言　　隨著半導(dǎo)體工藝的發(fā)展，片上系統(tǒng)SOC已成為當(dāng)今一種主流技術(shù)。基于IP復(fù)用的SOC設(shè)計(jì)是通過(guò)用戶自定義邏輯(UDL)和連線將IP核整合為一個(gè)系統(tǒng)，提高了設(shè)計(jì)效率，加快了設(shè)計(jì)過(guò)程，縮短了產(chǎn)品上市時(shí)間。但是隨著設(shè)
關(guān)鍵字： BIST IP核測(cè)試方案

時(shí)鐘芯片的低功耗設(shè)計(jì)研究

時(shí)鐘芯片廣泛地應(yīng)用于各種需要記錄特定時(shí)間的設(shè)備中。對(duì)于便攜式設(shè)備，時(shí)鐘芯片的功耗對(duì)維持整個(gè)系統(tǒng)的正...
關(guān)鍵字：時(shí)鐘芯片低功耗振蕩電路 ASIC

共678條 20/46 |‹ « 18 19 20 21 22 23 24 25 26 27 » ›|

asic ip核介紹

您好，目前還沒(méi)有人創(chuàng)建詞條asic ip核!
歡迎您創(chuàng)建該詞條，闡述對(duì)asic ip核的理解，并與今后在此搜索asic ip核的朋友們分享。創(chuàng)建詞條

asic ip核電路

結(jié)合FPGA與結(jié)構(gòu)化ASIC進(jìn)行設(shè)計(jì)
ENP重定義以太轉(zhuǎn)發(fā)技術(shù)
FPGA并行計(jì)算抽象接口的設(shè)計(jì)與實(shí)現(xiàn)
CPLD對(duì)FPGA從并快速加載的解決方案

asic ip核相關(guān)帖子

科普：到底什么是ASIC和FPGA？
FFT變換的IP核的源代碼.zip
FPGA和ASIC的流程或方法是一樣的嗎？
Altera系列FPGA芯片IP核詳解.pdf
ASIC中的異步時(shí)序設(shè)計(jì).pdf
基于IP核的多UART擴(kuò)展及其FPGA實(shí)現(xiàn)
釋說(shuō)芯語(yǔ)27：你可能學(xué)了假的數(shù)字集成電路：從FPGA和ASIC設(shè)計(jì)的差別開(kāi)說(shuō)
華為-海思部門(mén)與展訊CPU部門(mén)，選哪個(gè)？求建議。。

asic ip核資料下載

FFT變換的IP核的源代碼.zip
Altera系列FPGA芯片IP核詳解 .pdf
ASIC中的異步時(shí)序設(shè)計(jì).pdf
基于IP核的多UART擴(kuò)展及其FPGA實(shí)現(xiàn)
高級(jí)ASIC芯片綜合
由于具備大規(guī)模生產(chǎn)能力、低成本工具和越來(lái)越低的掩膜價(jià)格，當(dāng)前的專用 ASIC 設(shè)計(jì)極具成本優(yōu)勢(shì)
考慮單粒子效應(yīng)對(duì) FPGA、ASIC 和處理器的影響
pg168-gtwizard.pdf

asic ip核專欄文章

什么是ASIC？

熱門(mén)主題

樹(shù)莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();