<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應(yīng)用 11.14珠海｜與泰克共探半導體產(chǎn)業(yè)鏈來這里瞧瞧NXP技術(shù)培訓視頻吧>> 來學習NXP基于i.MX處理器的工業(yè)解決方案吧！

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> asic ip核

asic ip核文章進入asic ip核技術(shù)社區(qū)

泰克榮獲ARM TechCon軟件類“最佳產(chǎn)品獎“

全球示波器市場的領(lǐng)導廠商—泰克公司日前宣布，榮獲了 ARM TechCon 軟件類“最佳產(chǎn)品獎“(Best in Show Award)。在最近收購了Veridae Systems后成立的泰克嵌入式儀器事業(yè)部憑借其針對ASIC和FPGA驗證與調(diào)試的 Clarus 和 Certus 工具而獲得了該獎項。
關(guān)鍵字：泰克示波器 ASIC

基于Wishbone總線的UART IP核的設(shè)計

隨著集成電路與嵌入式技術(shù)的發(fā)展與廣泛應(yīng)用，許多嵌入式系統(tǒng)都需要進行串行通信，因此在片上嵌入式系統(tǒng)芯片中集...
關(guān)鍵字： Wishbone總線 UART IP核

基于H.264的Exp-Golomb解碼器ASIC設(shè)計

本文的研究目標是設(shè)計H．264標準中的Exp-Golomb解碼器，在對其算法進行深入探討的基礎(chǔ)上，提出了一種高效且低成本的ASIC實現(xiàn)方案。

Exp-Golomb編碼原理及解碼算法分析

在H．264基本規(guī)范中，除了殘差變
關(guān)鍵字： ASIC 設(shè)計解碼器 Exp-Golomb H.264 基于

基于DDR3存儲器接口控制器IP核的視頻數(shù)據(jù)處理

引言與過去幾代（DDR和DDR2）器件相比，DDR3存儲器器件有了明顯的進步。DDR3存儲器系統(tǒng)可以大大提升各...
關(guān)鍵字： DDR3存儲器接口 IP核視頻數(shù)據(jù)處理

博世授予ADI 公司2009-2010年度最佳供應(yīng)商稱號

Analog Devices, Inc. (NYSE:ADI)，全球領(lǐng)先的高性能信號處理解決方案供應(yīng)商及汽車行業(yè)的長期合作伙伴，近日榮獲2009-2010年度“博世最佳供應(yīng)商大獎”。此項殊榮源于 ADI 在電子產(chǎn)品領(lǐng)域（ASIC 和 ASSP）的杰出服務(wù)，尤其是其所提供的模擬和混合信號產(chǎn)品專門針對具體應(yīng)用而設(shè)計，完全符合汽車工業(yè)極高的質(zhì)量和可靠性標準。
關(guān)鍵字： ADI ASIC

基帶信號QPSK調(diào)制與脈沖成型濾波器ASIC實現(xiàn)

摘要：WCDMA基帶處理器上行方向采用QPSK調(diào)制方式與根升余弦脈沖成型濾波器產(chǎn)生3GPP WCDMA協(xié)議25．213 Release6中規(guī)定的基帶信號。文章介紹了QPSK調(diào)制與此同時脈沖成型的基本原理，并給出了該調(diào)制方式與成型濾波器的A
關(guān)鍵字：濾波器 ASIC 實現(xiàn) 成型脈沖信號 QPSK 調(diào)制基帶

一種高速I2C總線從器件接口IP核的設(shè)計與實現(xiàn)

I2C總線作為一種事實上的國際標準，在超過100種不同的IC上實現(xiàn)并且得到超過50家公司的許可。它具有連線少，結(jié)構(gòu)簡單的特點。本文介紹了一種高速I2C從器件接口電路IP核設(shè)計。在系統(tǒng)應(yīng)用中，單片機作為主控器件，本IP核作為從器件中的接口電路，它們通過I2C總線相連，實現(xiàn)MCU對IC或FPGA中相關(guān)寄存器的訪問。從而代替了MCU通用的地址數(shù)據(jù)接口，大大減少了IC或FPGA的管腳數(shù)量，節(jié)省了I/O資源，這對于I/O資源緊張的IC設(shè)計和FPGA開發(fā)是非常有意義的。
關(guān)鍵字： FPGA I2C總線 IP核 201107

基于SoPC的SD卡控制器IP核的設(shè)計

摘要:針對目前在嵌入式平臺中使用SD卡控制器專用芯片價格昂貴、軟件模擬SPI時序控制讀寫速度較慢的問題...
關(guān)鍵字：控制器 IP核 Quartus II

基于FPGA IP核的線性調(diào)頻信號脈沖壓縮

近年來，隨著現(xiàn)場可編程門陣列(FPGA)在雷達信號處理中的廣泛應(yīng)用以及FPGA芯片技術(shù)的發(fā)展，為大家提供了一種較好...
關(guān)鍵字：調(diào)頻信號 IP核脈沖壓縮

一種ASIC硬件圖像匹配最大互相關(guān)算法的設(shè)計和實現(xiàn)

一種ASIC硬件圖像匹配最大互相關(guān)算法的設(shè)計和實現(xiàn),圖像匹配是指通過一定的匹配算法在兩幅或多幅圖像之間識別同名點，如二維圖像匹配中通過比較目標區(qū)和搜索區(qū)中相同大小的窗口的相關(guān)系數(shù)，取搜索區(qū)中相關(guān)系數(shù)最大所對應(yīng)的窗口中心點作為同名點。其實質(zhì)是在基元相似性
關(guān)鍵字：相關(guān) 算法設(shè)計實現(xiàn) 最大匹配 ASIC 硬件圖像一種

線性調(diào)頻信號基于FPGA IP核的脈沖壓縮設(shè)計

摘要：為實現(xiàn)線性調(diào)頻信號的數(shù)字脈沖壓縮，設(shè)計一個FPGA硬件平臺，并著重提出一種基于FPGA IP核的脈沖壓縮設(shè)計方法。針對脈沖壓縮進行了理論分析和Matlab仿真，設(shè)計完成后對系統(tǒng)軟、硬件進行了全面測試，并根據(jù)實測數(shù)
關(guān)鍵字： FPGA 線性調(diào)頻信號 IP核脈沖壓縮

萊迪思和FLEXIBILIS推出首個FPGA以太網(wǎng)交換IP核

萊迪思半導體公司（NASDAQ: LSCC）和Flexibilis Oy今日宣布了即可獲取Flexibilis以太網(wǎng)交換（FES）IP核。三速（10Mbps/100Mbps/1Gbps）FES IP核工作在以太網(wǎng)第2層，每個端口具有Gigabit的轉(zhuǎn)換能力。支持Gigabit光纖和Gigabit雙絞線銅以太網(wǎng)接口。支持的服務(wù)質(zhì)量高達每端口四個隊列。
關(guān)鍵字： LSCC FES – HSR IP核

數(shù)字下變頻(DDC)中坐標變換模塊的ASIC實現(xiàn)

數(shù)字下變頻(DDC)中坐標變換模塊的ASIC實現(xiàn),數(shù)字下變頻器中坐標變換模塊的ASIC實現(xiàn)1．引言

數(shù)字下變頻(DDC)技術(shù)是軟件無線電接收機的核心技術(shù)。其基本功能是從輸人的寬帶高速數(shù)字信號中提取所需的窄帶信號，將其下變頻為數(shù)字基帶信號，并轉(zhuǎn)換成較低的數(shù)據(jù)率
關(guān)鍵字：模塊 ASIC 實現(xiàn) 變換坐標變頻 DDC 數(shù)字

數(shù)字下變頻器中坐標變換模塊的ASIC實現(xiàn)

1．引言數(shù)字下變頻(DDC)技術(shù)是軟件無線電接收機的核心技術(shù)。其基本功能是從輸人的寬帶高速數(shù)字信號...
關(guān)鍵字：數(shù)字下變頻 DDC ASIC 坐標變換

ASIC后端設(shè)計中的時鐘樹綜合

摘要：時鐘樹綜合是當今集成電路設(shè)計中的重要環(huán)節(jié)，因此在FFT處理器芯片的版圖設(shè)計過程中，為了達到良好的布局效果，采用時序驅(qū)動布局，同時限制了布局密度；為了使時鐘偏移盡可能少，采用了時鐘樹自動綜合和手動修改
關(guān)鍵字： ASIC 后端設(shè)計時鐘樹

共678條 21/46 |‹ « 19 20 21 22 23 24 25 26 27 28 » ›|

asic ip核介紹

您好，目前還沒有人創(chuàng)建詞條asic ip核!
歡迎您創(chuàng)建該詞條，闡述對asic ip核的理解，并與今后在此搜索asic ip核的朋友們分享。創(chuàng)建詞條

asic ip核電路

結(jié)合FPGA與結(jié)構(gòu)化ASIC進行設(shè)計
ENP重定義以太轉(zhuǎn)發(fā)技術(shù)
FPGA并行計算抽象接口的設(shè)計與實現(xiàn)
CPLD對FPGA從并快速加載的解決方案

asic ip核相關(guān)帖子

科普：到底什么是ASIC和FPGA？
FFT變換的IP核的源代碼.zip
FPGA和ASIC的流程或方法是一樣的嗎？
Altera系列FPGA芯片IP核詳解.pdf
ASIC中的異步時序設(shè)計.pdf
基于IP核的多UART擴展及其FPGA實現(xiàn)
釋說芯語27：你可能學了假的數(shù)字集成電路：從FPGA和ASIC設(shè)計的差別開說
華為-海思部門與展訊CPU部門，選哪個？求建議。。

asic ip核資料下載

FFT變換的IP核的源代碼.zip
Altera系列FPGA芯片IP核詳解 .pdf
ASIC中的異步時序設(shè)計.pdf
基于IP核的多UART擴展及其FPGA實現(xiàn)
高級ASIC芯片綜合
由于具備大規(guī)模生產(chǎn)能力、低成本工具和越來越低的掩膜價格，當前的專用 ASIC 設(shè)計極具成本優(yōu)勢
考慮單粒子效應(yīng)對 FPGA、ASIC 和處理器的影響
pg168-gtwizard.pdf

asic ip核專欄文章

什么是ASIC？

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();