<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> cpld-jtag接口

          一款基于CPLD的LED顯示屏控制電路解決方案

          基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計(jì)與實(shí)現(xiàn)

          • 本文介紹了基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計(jì)流程,驗(yàn)證了利用現(xiàn)有IP Core設(shè)計(jì)的可行性和高效性。在設(shè)計(jì)過(guò)程中,硬件(實(shí)驗(yàn)評(píng)估板)的設(shè)計(jì)和基于IP Core的算法設(shè)計(jì)可同步進(jìn)行,避免了兩者因異步帶來(lái)的設(shè)計(jì)周期的延長(zhǎng)。實(shí)踐證明本文的設(shè)計(jì)思路和實(shí)現(xiàn)方法是一種靈活、快速、可靠地開發(fā)數(shù)字系統(tǒng)平臺(tái)的設(shè)計(jì)方案。
          • 關(guān)鍵字: CoolRunner  CPLD  MP3  應(yīng)用開發(fā)    

          基于CPLD與絕對(duì)式編碼器的高精度高速伺服單元

          •  本設(shè)計(jì)已經(jīng)完成了硬件及軟件的全部設(shè)計(jì),讀取帶有絕對(duì)式編碼器的電動(dòng)機(jī)轉(zhuǎn)子的任何一個(gè)位置數(shù)據(jù)只需31μs,通信速率可達(dá)2.5Mb/s,將本設(shè)計(jì)集成在伺服驅(qū)動(dòng)單元中,驅(qū)動(dòng)和控制電動(dòng)機(jī)轉(zhuǎn)數(shù)可達(dá)6000轉(zhuǎn)/分,控制電動(dòng)機(jī)轉(zhuǎn)子的位置精度可達(dá)μM級(jí)。
          • 關(guān)鍵字: CPLD  絕對(duì)式編碼器  高精度  高速伺服單元    

          基于DSP+CPLD的異步電動(dòng)機(jī)控制系統(tǒng)開發(fā)平臺(tái)設(shè)計(jì)

          • 隨著電力電子技術(shù)、電機(jī)控制理論和微控制器的不斷發(fā)展,現(xiàn)代交流調(diào)速技術(shù)在國(guó)民經(jīng)濟(jì)中得到了廣泛應(yīng)用。目前,高...
          • 關(guān)鍵字: DSP  CPLD  電機(jī)控制  

          基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn)

          • 基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn),目標(biāo):在xo640上實(shí)現(xiàn)一個(gè)簡(jiǎn)單的Uart,能夠解析串口數(shù)據(jù),并在寄存器中存儲(chǔ),用FIFO實(shí)現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過(guò)開發(fā)板上的串口經(jīng)CPLD訪問(wèn)各種數(shù)據(jù)。比如PC=CPLD=EEPROM等等,極大方便后期的開發(fā)和調(diào)試。
          • 關(guān)鍵字: FPGA/CPLD  實(shí)現(xiàn)  UART  簡(jiǎn)易  Verilog  基于  

          基于CPLD/FPGA的多串口設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要:在工業(yè)控制中如何提高一對(duì)多的串口通訊可靠性和系統(tǒng)的集成性成為研究熱點(diǎn)。本文利用嵌入式技術(shù),提出基于CPLD/FPGA的多串口擴(kuò)展設(shè)計(jì)方案。實(shí)現(xiàn)并行口到多個(gè)全雙工異步通訊口之間的轉(zhuǎn)換,并根據(jù)嵌入式系統(tǒng)實(shí)時(shí)
          • 關(guān)鍵字: CPLD  FPGA  多串口    

          基于CPLD和嵌入式系統(tǒng)的LED點(diǎn)陣顯示

          • 基于CPLD和嵌入式系統(tǒng)的LED點(diǎn)陣顯示,采用自頂向下的設(shè)計(jì)思想,綜合運(yùn)用EDA 技術(shù)、CPLD技術(shù)和共享式雙口RAM,解決了大屏幕LED點(diǎn)陣顯示屏無(wú)閃爍顯示的技術(shù)難題。給出了系統(tǒng)設(shè)計(jì)方法及實(shí)際電路。
          • 關(guān)鍵字: 點(diǎn)陣  顯示  LED  系統(tǒng)  CPLD  嵌入式  基于  

          采用圖像傳感器的CPLD視覺系統(tǒng)設(shè)計(jì)方法

          • 采用圖像傳感器的CPLD視覺系統(tǒng)設(shè)計(jì)方法,采用圖像傳感器的CPLD視覺系統(tǒng)設(shè)計(jì)方法搭建一種低成本的嵌入式視覺系統(tǒng),系統(tǒng)由CMOS圖像傳感器、CPLD、ARM7微處理器以及SRAM構(gòu)成。其中,CPLD識(shí)別時(shí)序,解決了圖像采集系統(tǒng)存在的嚴(yán)格時(shí)序同步和雙CPU共享一片SRAM的總
          • 關(guān)鍵字: 系統(tǒng)  設(shè)計(jì)  方法  視覺  CPLD  圖像  傳感器  采用  

          基于Matlab/Simulink的滑模軟起動(dòng)器仿真研究

          基于CPLD的USB總線的隔離接口實(shí)現(xiàn)

          • 本設(shè)計(jì)的主要?jiǎng)?chuàng)新點(diǎn)在于 USB總線的協(xié)議的復(fù)雜性和快速性為設(shè)計(jì)實(shí)現(xiàn)必須面對(duì)許多的挑戰(zhàn),能在分析協(xié)議的基礎(chǔ)上利用 CPLD解決了 USB總線隔離的問(wèn)題,巧妙的檢測(cè)信息包起始、快切換和包結(jié)束的難題,克服了傳輸信息包結(jié)束慢上拉與過(guò)渡,保證系統(tǒng)的完整性。
          • 關(guān)鍵字: CPLD  USB  總線  隔離接口    

          CPLD在線纜快速測(cè)試技術(shù)中的應(yīng)用

          • 1.引言隨著電子技術(shù)的發(fā)展,復(fù)雜可編程邏輯器件CPLD(ComplexProgrammableLogicDevice)以其高速、高...
          • 關(guān)鍵字: CPLD  線纜快速測(cè)試  

          基于CPLD的視頻疊加

          • 上個(gè)月接到任務(wù),要求設(shè)計(jì)一視頻鉆孔機(jī),用攝像頭檢測(cè)孔位,腳踏開關(guān)控制電機(jī)鉆孔。由于要對(duì)準(zhǔn)孔位,因此顯示器上要...
          • 關(guān)鍵字: LM1881  CPLD  電視  

          基于CPLD/FPGA高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

          • 0引言傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)一般采用單片機(jī),系統(tǒng)大多通過(guò)PCI總線完成數(shù)據(jù)的傳輸。其缺點(diǎn)是數(shù)學(xué)運(yùn)算能力差...
          • 關(guān)鍵字: CPLD  FPGA  數(shù)據(jù)采集系統(tǒng)  

          基于CPLD和Embedded System的LED點(diǎn)陣顯示

          • 基于CPLD和Embedded System的LED點(diǎn)陣顯示,摘要:采用自頂向下的設(shè)計(jì)思想,綜合運(yùn)用EDA 技術(shù)、CPLD技術(shù)和共享式雙口RAM,解決了大屏幕LED點(diǎn)陣顯示屏無(wú)閃爍顯示的技術(shù)難題。給出了系統(tǒng)設(shè)計(jì)方法及實(shí)際電路。LED點(diǎn)陣顯示屏是顯示公共信息的一種重要顯示終端,其中
          • 關(guān)鍵字: 點(diǎn)陣  顯示  LED  System  CPLD  Embedded  基于  

          基于DSP與CPLD的多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

          • 基于DSP與CPLD的多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì),用于實(shí)時(shí)控制系統(tǒng)的嵌入式系統(tǒng)經(jīng)常需要對(duì)模擬量進(jìn)行測(cè)量,通常的方法是以MCU為主產(chǎn)生采集控制時(shí)序控制模數(shù)轉(zhuǎn)換器,并通過(guò)中斷或查詢的方式讀取轉(zhuǎn)換后的結(jié)果。由MCU產(chǎn)生采集控制時(shí)序?qū)⒄加幂^多的系統(tǒng)軟硬件資源。而在
          • 關(guān)鍵字: 系統(tǒng)  設(shè)計(jì)  數(shù)據(jù)采集  通道  DSP  CPLD  基于  
          共781條 28/53 |‹ « 26 27 28 29 30 31 32 33 34 35 » ›|

          cpld-jtag接口介紹

          您好,目前還沒有人創(chuàng)建詞條cpld-jtag接口!
          歡迎您創(chuàng)建該詞條,闡述對(duì)cpld-jtag接口的理解,并與今后在此搜索cpld-jtag接口的朋友們分享。    創(chuàng)建詞條

          熱門主題

          CPLD-JTAG接口    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();