<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> cpld-jtag接口

          基于CPLD與μC/OS -Ⅱ的斷路器智能控制單元設(shè)計

          • 本文介紹的智能控制單元采用數(shù)字信號處理器(DSP)及嵌入式實時操作系統(tǒng)完成各種數(shù)據(jù)的處理、通信和算法的設(shè)...
          • 關(guān)鍵字: CPLD  μCOS-Ⅱ  斷路器智能控制  

          賽靈思Verilog(FPGA/CPLD)設(shè)計小技巧

          • 以下是一個在設(shè)計中常犯的錯誤列表這些錯誤常使得你的設(shè)計不可靠或速度較慢為了提高你的設(shè)計性能和提高速度...
          • 關(guān)鍵字: FPGA  賽靈思  Verilog  CPLD  

          基于CPLD的I2C總線接口設(shè)計

          • 在電路設(shè)計中,I2C總線是比較常用的兩線式串行通信方式,大多數(shù)的CPU都擅長于并口操作,不具備直接操作I2C總線接口的能力。為了使不具備I2C總線接口能力的CPU通過對并口的簡單操作實現(xiàn)對I2C總線接口的控制,在分析I2C總線常用工作模式的基礎(chǔ)上,設(shè)計實現(xiàn)工作于主機模式的,以CPID完成I2C總線開始信號、結(jié)束信號的輸出,以及并行數(shù)據(jù)到I2C總線模式串行數(shù)據(jù)轉(zhuǎn)換或I2C模式串行數(shù)據(jù)到并行數(shù)據(jù)轉(zhuǎn)換的I2C接口模塊。采用該模塊,可以使不具備I2C總線接口的CPU通過并口方便地控制I2C總線設(shè)備,簡化系統(tǒng)程序設(shè)
          • 關(guān)鍵字: CPLD  I2C  總線  接口設(shè)計    

          基于CPLD和MT8880的遠程控制及播音系統(tǒng)設(shè)計

          • 摘要: 介紹了一種基于CPLD和MT8880的遠程控制及語音通信的解決方案。給出了系統(tǒng)的原理框圖和關(guān)鍵電路, 并對關(guān)鍵電路的工作原理進行了說明; 最后給出了系統(tǒng)主機控制器中關(guān)鍵模塊的QUARTUS II設(shè)計圖及基于VHDL語言
          • 關(guān)鍵字: CPLD  8880  MT  遠程控制    

          基于ARM和CPLD的可重構(gòu)檢測系統(tǒng)設(shè)計

          • 引言
            檢測系統(tǒng)的可重構(gòu)設(shè)計是檢測技術(shù)的發(fā)展方向??芍貥?gòu)設(shè)計是指利用可重用的軟硬件資源,根據(jù)不同的應(yīng)用需求,靈活地改變自身體系結(jié)構(gòu)的設(shè)計方法。對于檢測系統(tǒng)而言,可重構(gòu)可以分為軟件可重構(gòu)和硬件可重
          • 關(guān)鍵字: CPLD  ARM  可重構(gòu)  檢測系統(tǒng)設(shè)計    

          用CPLD和Flash實現(xiàn)FPGA配置

          • 摘要:FPGA可以通過串行接口進行配置。本文對傳統(tǒng)的配置方法進行了研究,并從更新配置文件的方法入手,提出了利用處理機通過網(wǎng)絡(luò)更新的方法,給出了一個用CPLD和Flash對FPGA進行配置的應(yīng)用實例。
            關(guān)鍵詞:現(xiàn)場可編程
          • 關(guān)鍵字: Flash  CPLD  FPGA    

          基于Multibus總線的隔離AD/DA模塊設(shè)計

          • 摘要:AD/DA模塊通過Multibus總線與主機通訊,通過AD接口采集數(shù)據(jù),經(jīng)過控制軟件處理,輸出模擬量驅(qū)動執(zhí)行機構(gòu)。本文簡要介紹了AD/DA模塊的設(shè)計原理和實現(xiàn)方法,并對一些關(guān)鍵技術(shù)進行介紹。
            關(guān)鍵詞:AD/DA模塊;
          • 關(guān)鍵字: AD/DA  采集數(shù)據(jù)  放大器  CPLD  

          FPGA基礎(chǔ)入門(二)

          基于CPLD設(shè)計的電器定時開關(guān)控制系統(tǒng)

          利用CPLD來替代微控制器的6種方法

          我學(xué)習(xí)FPGA的總結(jié)

          verilog中阻塞賦值和非阻塞復(fù)制的理解

          選擇VHDL或者verilog HDL還是System Verilog?

          系統(tǒng)級芯片設(shè)計語言和驗證語言的發(fā)展

          FPGA設(shè)計中關(guān)鍵問題的研究

          共781條 31/53 |‹ « 29 30 31 32 33 34 35 36 37 38 » ›|
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();