<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> dds+pll

          Mouser備貨Analog Devices公司最高頻率PLL

          • Mouser Electronics備貨由Analog Devices推出的業(yè)界最高頻率PLL合成器。 ADI ADF41020微波PLL合成器旨在改善下一代無(wú)線電設(shè)計(jì)的性能,同時(shí)大幅減少元件數(shù)量并降低系統(tǒng)成本。
          • 關(guān)鍵字: ADI  Mouser  ADF41020  PLL  

          基于DDS頻率源的設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要 介紹了DDS的基本工作原理,闡述了DDS技術(shù)局限性,最終實(shí)現(xiàn)了一種基于FPGA+DDS可縭編程低相位噪聲的頻率源,輸出信號(hào)范圍170~228 MHz。測(cè)試結(jié)果表明,該頻率源具有高頻率分辨率和低相位噪聲等特點(diǎn),能夠滿足通信
          • 關(guān)鍵字: DDS  頻率源    

          DDS技術(shù)在高頻石英晶體測(cè)試系統(tǒng)中的應(yīng)用

          • 在此介紹了一種以DDS芯片AD9912作為信號(hào)源的高頻石英晶體測(cè)試系統(tǒng)。AD9912是一款直接數(shù)字頻率合成芯片。一方面,AD9912內(nèi)部時(shí)鐘速度可高迭1 GSPS,并集成了14位數(shù)/模轉(zhuǎn)換器,可以直接輸出400 MHz信號(hào),另一方面,AD9912的頻率控制字為48位,可以小于4 μHz的分辨率輸出信號(hào)。由于采用了DDS芯片AD9912作為信號(hào)源,所設(shè)計(jì)的石英晶體測(cè)試系統(tǒng)能夠在20kHz~400 MHz范圍內(nèi)測(cè)試石英晶體的串聯(lián)諧振頻率。與國(guó)內(nèi)目前普遍使用的基于振蕩器和阻抗計(jì)測(cè)試方法的測(cè)試儀相比,該測(cè)試
          • 關(guān)鍵字: DDS  高頻  測(cè)試系統(tǒng)  石英晶體    

          基于AD9912鏡像頻率的應(yīng)用

          • 摘要:常規(guī)DDS頻率合成方案無(wú)法合成超過(guò)1/2采樣頻率的信號(hào)頻率,這給DDS器件的應(yīng)用帶來(lái)了很大限制。在實(shí)際應(yīng)用中通過(guò)對(duì)DDS器件的輸出信號(hào)頻譜進(jìn)行分析發(fā)現(xiàn),其頻譜中除包含設(shè)計(jì)頻率以外還包含特高頻(UHF)頻段的鏡像
          • 關(guān)鍵字: DDS  鏡像頻率  AD9912  特高頻信號(hào)  

          基于高電壓電荷泵的PLL頻率合成器設(shè)計(jì)

          • 鎖相環(huán)(PLL)頻率合成器中的電荷泵電壓用于控制VCO的振蕩頻率。大多數(shù)PLL的電荷泵電壓一般為5V或6V,因而電荷泵電壓可控的VCO頻率調(diào)諧范圍和調(diào)諧精度都是有限的。ADI公司推出帶高電壓電荷泵的PLL頻率合成器ADF4113HV
          • 關(guān)鍵字: 合成器  設(shè)計(jì)  頻率  PLL  電壓  電荷  基于  

          DDS的工作原理

          • DDS的基本原理是利用采樣定理,通過(guò)查表法產(chǎn)生波形。DDS的結(jié)構(gòu)有很多種,其基本的電路原理可用圖3 來(lái)表示。 相位累加器由N位加法器與N位累加寄存器級(jí)聯(lián)構(gòu)成。每來(lái)一個(gè)時(shí)鐘脈沖FS,加法器將頻率控制字K與累加寄存器輸
          • 關(guān)鍵字: DDS  工作原理    

          基于DDS IP核及Nios II的可重構(gòu)信號(hào)源設(shè)計(jì)

          • SOPC(System on a Programmable Chip,片上可編程系統(tǒng))是Altera公司提出的一種靈活、高效的SOC解決方案。它將處理器、存儲(chǔ)器、I/O接口、LVDS、CDR等系統(tǒng)設(shè)計(jì)需要的功能模塊集成到一個(gè)可編程邏輯器件上,構(gòu)建一個(gè)可
          • 關(guān)鍵字: Nios  DDS  IP核  可重構(gòu)    

          DDS的優(yōu)化設(shè)計(jì)介紹

          • 在高可靠應(yīng)用領(lǐng)域,如果設(shè)計(jì)得當(dāng),將不會(huì)存在類似于MCU的復(fù)位不可靠和PC可能跑飛等問(wèn)題。CPLD/FPGA的高可靠性還表現(xiàn)在,幾乎可將整個(gè)系統(tǒng)下載于同一芯片中,實(shí)現(xiàn)所謂片上系統(tǒng),從而大大縮小了體積,易于管理和屏蔽。
          • 關(guān)鍵字: DDS  優(yōu)化設(shè)計(jì)    

          基于DDS器件AD9858的復(fù)雜雷達(dá)信號(hào)源簡(jiǎn)介

          • 摘 要:本文簡(jiǎn)要介紹DDS器件AD9858的系統(tǒng)結(jié)構(gòu)和基本原理,以及使用AD9858實(shí)現(xiàn)復(fù)雜雷達(dá)信號(hào)源的原理和方法,并以AD9858產(chǎn)生二相碼為例,說(shuō)明了AD9858的基本特點(diǎn)和使用中應(yīng)該注意的一些問(wèn)題。關(guān)鍵詞:復(fù)雜雷達(dá)信號(hào)源;二相
          • 關(guān)鍵字: 9858  DDS  AD  器件    

          與石英晶體振蕩器等效的頻率穩(wěn)定的1~399KHZ PLL合

          • 與石英晶體振蕩器等效的頻率穩(wěn)定的1~399KHZ PLL合成振蕩電路電路的功能如果要求振蕩頻率準(zhǔn)確、穩(wěn)定度好, ...
          • 關(guān)鍵字: 石英晶體  振蕩器  頻率穩(wěn)定  PLL  

          DDS掃頻技術(shù)實(shí)現(xiàn)寄生電感測(cè)量?jī)x

          • 本文介紹了一種利用LC 諧振原理測(cè)量電容自身寄生電感的方法。利用直接數(shù)字合成器產(chǎn)生可編程的掃頻信號(hào)激勵(lì) ...
          • 關(guān)鍵字: DDS  掃頻技術(shù)  電感測(cè)量?jī)x  

          基于CPLD及DDS的正交信號(hào)源濾波器的設(shè)計(jì)

          • 1 引言由于傳統(tǒng)的多波形函數(shù)信號(hào)發(fā)生器需采用大量分離元件才能實(shí)現(xiàn),且設(shè)計(jì)復(fù)雜,這里提出一種基于CPLD的多波形函數(shù)信號(hào)發(fā)生器。它采用CPLD作為函數(shù)信號(hào)發(fā)生器的處理器,以單片機(jī)和CPLD為核心,輔以必要的模擬和數(shù)字
          • 關(guān)鍵字: CPLD  DDS  信號(hào)源  濾波器    

          直接數(shù)字頻率合成器DDS的優(yōu)化設(shè)計(jì)

          • 新一代的直接數(shù)字頻率合成器DDS,采用全數(shù)字的方式實(shí)現(xiàn)頻率合成。與傳統(tǒng)的頻率合成技術(shù)相比DDS具有以下特點(diǎn):(1)頻率轉(zhuǎn)換快。直接數(shù)字頻率合成是一個(gè)開(kāi)環(huán)系統(tǒng),無(wú)任何反饋環(huán)節(jié),其頻率轉(zhuǎn)換時(shí)間主要由頻率控制字狀態(tài)改
          • 關(guān)鍵字: DDS  數(shù)字頻率合成器  優(yōu)化設(shè)計(jì)    

          高效FSK/PSK調(diào)制器利用多通道DDS實(shí)現(xiàn)零交越切換

          • 頻移鍵控 (FSK)和相移鍵控 (PSK) 調(diào)制方案廣泛用于數(shù)字通信、雷達(dá)、RFID以及多種其他應(yīng)用。最簡(jiǎn)單的FSK利用兩個(gè)離散頻率來(lái)傳輸二進(jìn)制信息,其中,邏輯1代表傳號(hào)頻率,邏輯0代表空號(hào)頻率。最簡(jiǎn)單的PSK為二進(jìn)制(BPSK)
          • 關(guān)鍵字: DDS  實(shí)現(xiàn)  切換  通道  利用  FSK/PSK  調(diào)制器  高效  

          基于PLL的時(shí)鐘恢復(fù)設(shè)計(jì)方案

          • 不管是放到測(cè)試設(shè)置中,還是作為被測(cè)設(shè)備的一部分,時(shí)鐘恢復(fù)都在進(jìn)行準(zhǔn)確的測(cè)試測(cè)量時(shí)發(fā)揮著重要作用。由于大多數(shù)千兆位通信系統(tǒng)都是同步系統(tǒng),因此系統(tǒng)內(nèi)部的數(shù)據(jù)都使用公共時(shí)鐘定時(shí)。不管是沿著幾英寸的電路板傳送
          • 關(guān)鍵字: PLL  時(shí)鐘恢復(fù)  設(shè)計(jì)方案    
          共390條 10/26 |‹ « 8 9 10 11 12 13 14 15 16 17 » ›|

          dds+pll介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條dds+pll!
          歡迎您創(chuàng)建該詞條,闡述對(duì)dds+pll的理解,并與今后在此搜索dds+pll的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();