dds+pll 文章 進入dds+pll技術(shù)社區(qū)
如何滿足復(fù)雜系統(tǒng)的高性能時序需求
- 時鐘設(shè)備設(shè)計使用 I2C 可編程小數(shù)鎖相環(huán) (PLL)，可滿足高性能時序需求，這樣可以產(chǎn)生零 PPM(百萬分之一)合成誤差的頻率。高性能時鐘 IC 具有多個時鐘輸出，用于驅(qū)動打印機、掃描儀和路由器等應(yīng)用系統(tǒng)的子系統(tǒng)，例如處理器、FPGA、數(shù)據(jù)轉(zhuǎn)換器等。此類復(fù)雜系統(tǒng)需要動態(tài)更新參考時鐘的頻率，以實現(xiàn) PCIe 和以太網(wǎng)等其它諸多協(xié)議。 時鐘 IC 屬于 I2C 從器件，需要主控制器來
- 關(guān)鍵字： I2C PLL
基于DSP+FPGA技術(shù)的高精度程控交流電源的實現(xiàn)
- 介紹了一種基于DSP+FPGA芯片技術(shù)的高精度程控交流電源的實現(xiàn)方法，利用FPGA實現(xiàn)了任意波形發(fā)生功能，并對功率逆變等電路進行了詳細的分析和設(shè)計，最后給出了實驗結(jié)果以及相關(guān)波形。
- 關(guān)鍵字： 任意波形發(fā)生 諧波 DDS
基于FPGA的流水線結(jié)構(gòu)DDS多功能信號發(fā)生器的設(shè)計與實現(xiàn)
- 在應(yīng)用FPGA進行DDS系統(tǒng)設(shè)計過程中，選擇芯片的運行速度優(yōu)化和資源利用優(yōu)化常常是相互矛盾的，從發(fā)展趨勢和運算要求看，系統(tǒng)速度指標(biāo)的意義比面積指標(biāo)更趨重要?；诖?，介紹了一種流水線結(jié)構(gòu)來優(yōu)化傳統(tǒng)的相位累加器，在QuartusⅡ開發(fā)環(huán)境下搭建系統(tǒng)模型、仿真及下載，并采用嵌入式邏輯分析儀分析和驗證了實驗結(jié)果。該系統(tǒng)可以完成多位頻率控制字的累加，能夠產(chǎn)生正弦波、方波和三角波，具有良好的實時性。
- 關(guān)鍵字： 流水線相位累加器 DDS FPGA
基于FPGA和DDS技術(shù)的軟件無線電可控數(shù)字調(diào)制器的設(shè)計
- 本系統(tǒng)在分析數(shù)字調(diào)制技術(shù)和DDS原理的基礎(chǔ)上，詳述了一種基于FPGA的DSP技術(shù)和DDS技術(shù)的適合于軟件無線電使用的可控數(shù)字調(diào)制器的設(shè)計過程，并在系統(tǒng)中進行了功能驗證。此調(diào)制器以FPGA硬件平臺為核心，可實現(xiàn)ASK，F(xiàn)SK，PSK，QAM等調(diào)制方式，靈活性強。
- 關(guān)鍵字： 數(shù)字調(diào)制技術(shù) 軟件無線電 DDS
基于FPGA的雙路可移相任意波形發(fā)生器
- 本文論述了利用用FPGA來開發(fā)DDS函數(shù)發(fā)生器的總體設(shè)計思路，詳細討論了任意波形產(chǎn)生、頻率精確調(diào)整、雙路移相輸出、PWM調(diào)制波產(chǎn)生、D/A轉(zhuǎn)換與濾波電路、鍵盤與顯示等諸方面軟硬件實現(xiàn)方法。 整個設(shè)計
- 關(guān)鍵字： DDS 任意波形發(fā)生器 FPGA
如何預(yù)測直接數(shù)字頻率合成器(DDS)輸出頻譜中主相位截斷雜散的頻率和幅度
- 現(xiàn)代直接數(shù)字頻率合成器(DDS)通常利用累加器和數(shù)字頻率調(diào)諧字(FTW)在累加器輸出端產(chǎn)生周期性的N位數(shù)字斜坡（見圖1）。 此數(shù)字斜坡可依據(jù)公式1定義DDS的輸出頻率(fO)，其中fS為DDS采樣速率（或系統(tǒng)時鐘頻率）。
- 關(guān)鍵字： 直接數(shù)字頻率合成器 DDS FTW
如何根據(jù)數(shù)據(jù)表規(guī)格算出鎖相環(huán)（PLL）中的相位噪聲
- 也許你也會跟我一樣認(rèn)為典型數(shù)據(jù)表中的某些規(guī)格難以理解，這是因為其中涵蓋了一些你不太熟悉的隱含慣例。對許多RF系統(tǒng)工程師而言，其中一種規(guī)格便是鎖相環(huán)(PLL)中的相位噪聲。當(dāng)信號源被用作本機振蕩器(LO)或高速時鐘時，相位噪聲性能對滿足系統(tǒng)要求起到了重要作用。最初從數(shù)據(jù)表中推斷出該規(guī)格時似乎就像一個獨立的項目。下面我來講解一下如何通過讀取PLL的相位噪聲規(guī)格來對您的無線電或高速應(yīng)用可達到的性能進行初步評估?！ ∽⒁猓琍LL是一種控制回路，這種系統(tǒng)具備頻率響應(yīng)功能。參考路徑中生成的噪聲受控于回路中對系統(tǒng)輸
- 關(guān)鍵字： PLL VCO
PLL回路濾波器設(shè)計的調(diào)整指南
- 假設(shè)您已經(jīng)通過迭代信息傳遞相位邊限和回路帶寬在鎖相環(huán)(PLL)上花費了一些時間。但遺憾地是，還是無法在相位噪聲、雜散和鎖定時間之間達成良好的平衡。感到泄氣?想要放棄?等一下!你是否試過伽馬優(yōu)化參數(shù)? 伽馬優(yōu)化參數(shù) 伽馬是一個數(shù)值大于零的變量。當(dāng)伽馬等于1時，相位邊限在回路頻處會達到最大值(圖1)。很多回路濾波器設(shè)計方法把伽馬值設(shè)為1，這是個很好的起點，但還有進一步優(yōu)化的空間?！ D1：伽馬等于1時的波德圖 伽馬能夠有效用于優(yōu)化帶內(nèi)相位噪聲，尤其是因壓控振蕩器 (VCO) 帶來
- 關(guān)鍵字： PLL 回路濾波器
PLL回路濾波器設(shè)計的調(diào)整指南
- 假設(shè)您已經(jīng)通過迭代信息傳遞相位邊限和回路帶寬在鎖相環(huán)(PLL)上花費了一些時間。但遺憾地是，還是無法在相位噪聲、雜散和鎖定時間之間達成良好的平衡。感到泄氣?想要放棄?等一下!你是否試過伽馬優(yōu)化參數(shù)? 伽馬優(yōu)化參數(shù) 伽馬是一個數(shù)值大于零的變量。當(dāng)伽馬等于1時，相位邊限在回路頻處會達到最大值(圖1)。很多回路濾波器設(shè)計方法把伽馬值設(shè)為1，這是個很好的起點，但還有進一步優(yōu)化的空間?！ D1：伽馬等于1時的波德圖 伽馬能夠有效用于優(yōu)化帶內(nèi)相位噪聲，尤其是因壓控振蕩器 (VCO) 帶來
- 關(guān)鍵字： PLL 濾波器
DDS-11A型實驗室電導(dǎo)率儀使用方法
- 電導(dǎo)率儀是實驗室電導(dǎo)率測量儀表，它能測定一般液體和高純水的電導(dǎo)率電導(dǎo)率儀是食品廠、飲用水廠辦理QS、HACCP認(rèn)證的必備檢驗設(shè)備
- 關(guān)鍵字： DDS-11A型實驗室電導(dǎo)率
dds+pll介紹
您好，目前還沒有人創(chuàng)建詞條dds+pll!
歡迎您創(chuàng)建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。 創(chuàng)建詞條
dds+pll電路
dds+pll相關(guān)帖子
dds+pll資料下載
dds+pll專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473