designware ddr 文章進(jìn)入designware ddr技術(shù)社區(qū)

8位1.0GSPS ADC芯片MXT2001原理與應(yīng)用

高速模數(shù)轉(zhuǎn)換器(ADC)被廣泛運(yùn)用在高速測(cè)試設(shè)備，高速雷達(dá)，衛(wèi)星接收機(jī)，高速成像系統(tǒng)，高速存儲(chǔ)設(shè)備等領(lǐng)域，作為模擬信號(hào)與數(shù)字信號(hào)的接口發(fā)揮著重要的作用。目前，隨著我國(guó)信息化技術(shù)的不斷深入，主流的電子產(chǎn)品加速由MHz頻段向GHz頻段推進(jìn)，迫切需要采樣率為1GSPS以上的高速采樣ADC，以滿(mǎn)足不斷提高的系統(tǒng)速度和實(shí)時(shí)采樣要求。
關(guān)鍵字： ADC GSPS MXT2001 模擬信號(hào) DDR 201311

當(dāng)您打開(kāi)一部筆記本電腦或者智能手機(jī)時(shí)，會(huì)料到其啟動(dòng)需要等待一點(diǎn)時(shí)間，但是當(dāng)您啟動(dòng)車(chē)輛時(shí)，就不太會(huì)有那么大的...
關(guān)鍵字： DDR 電源待機(jī)電流

端接，是我們?cè)陔娐分薪?jīng)常用到的。在高速電路中，端接顯得尤其重要。如果在電路設(shè)計(jì)的時(shí)候沒(méi)有進(jìn)行正確的端接，嚴(yán)重的可能造成電路完全不能工作。今天就來(lái)說(shuō)說(shuō)端接這點(diǎn)事。
關(guān)鍵字：端接 PCB 電阻 DDR

測(cè)試、測(cè)量及監(jiān)測(cè)儀器的全球領(lǐng)導(dǎo)廠(chǎng)商—泰克公司日前宣布，推出實(shí)時(shí)內(nèi)存執(zhí)行驗(yàn)證解決方案，以提供針對(duì)JEDEC DDR4、DDR3和DDR3L內(nèi)存標(biāo)準(zhǔn)的更快速協(xié)議、性能及一致性分析。
關(guān)鍵字：泰克分析儀 DDR

Teledyne LeCroy,協(xié)議分析儀的全球領(lǐng)導(dǎo)者，升級(jí)了Kibra 480 DDR協(xié)議分析儀平臺(tái)，增加了排查問(wèn)題的創(chuàng)新功能，有助于增加DRAM的可靠性。新的DRAM行(Row)使用報(bào)告專(zhuān)門(mén)用來(lái)識(shí)別過(guò)多的ACTIVATE命令，這類(lèi)命令過(guò)多可能導(dǎo)致相鄰行的誤碼。
關(guān)鍵字： Teledyne 分析儀 SSD DDR

當(dāng)今的IC設(shè)計(jì)大幅增加了許多功能，必須運(yùn)用既有的驗(yàn)證有效IP組件，以滿(mǎn)足上市前置時(shí)間的要求。但是，由于功能要求...
關(guān)鍵字：接口 DDR 存儲(chǔ)器

摘要對(duì)DDR SDRAM的基本工作特性以及時(shí)序進(jìn)行了分析與研究，基于FPGA提出了一種通用的DDRSDRAM控制器設(shè)計(jì)方案。在Modelaim上通過(guò)了軟件功能仿真，并在FPGA芯片上完成了硬件驗(yàn)證。結(jié)果表明，該控制器能夠較好地完成DD
關(guān)鍵字：控制器設(shè)計(jì) SDRAM DDR FPGA 基于

答案：兩個(gè)都是!閃存通常用于存儲(chǔ)嵌入式系統(tǒng)的固件。有時(shí)候，在某些系統(tǒng)的閃存中存儲(chǔ)的固件意外出錯(cuò)，導(dǎo)致系統(tǒng)無(wú)法在上電后正常啟動(dòng)。閃存出錯(cuò)通常與軟件錯(cuò)誤有關(guān)。然而，工程師們也普遍認(rèn)同電源循環(huán)測(cè)試或者裕度測(cè)試增加了閃存出錯(cuò)的可能性。當(dāng)板上使用復(fù)雜的ASIC或SoC越多，閃存出錯(cuò)的問(wèn)題就會(huì)更嚴(yán)重。
關(guān)鍵字：嵌入式 CPU DDR

雙數(shù)據(jù)速率(DDR)接口在時(shí)鐘信號(hào)的上升沿和下降沿傳送數(shù)據(jù)，這種方法已經(jīng)用來(lái)實(shí)現(xiàn)DDR、SDRAM、微處理器前端總線(xiàn)、Ultra-3 SCSI、AGP總線(xiàn)等的通信鏈路。在每個(gè)周期中，數(shù)據(jù)在時(shí)鐘的上升沿和下降沿采樣，最高數(shù)據(jù)傳輸速率一般是時(shí)鐘頻率的2倍。
關(guān)鍵字： DDR 微處理器數(shù)據(jù)傳輸

安捷倫科技公司(NYSE：A)日前宣布為其屢獲殊榮的 Infiniium 90000 X 系列示波器增添業(yè)界最高性能的混合信號(hào)示波器(MSO)功能。安捷倫不但推出了 6 種最新 MSO 型號(hào)，同時(shí)發(fā)布了13-GHz 帶寬的DSO 和 DSA 型號(hào)，進(jìn)一步擴(kuò)展了 X 系列示波器。
關(guān)鍵字：安捷倫示波器 DDR

摘要　　本文章主要涉及到對(duì)DDR2和DDR3在設(shè)計(jì)印制線(xiàn)路板（PCB）時(shí)，考慮信號(hào)完整性和電源完整性的設(shè)計(jì)事項(xiàng)，這些是具有相當(dāng)大的挑戰(zhàn)性的。文章重點(diǎn)是討論在盡可能少的PCB層數(shù)，特別是4層板的情況下的相關(guān)技術(shù)，其中
關(guān)鍵字： DDR3 DDR 800 PCB

1 引言在高速信號(hào)處理系統(tǒng)中, 需要緩存高速、大量的數(shù)據(jù), 存儲(chǔ)器的選擇與應(yīng)用已成為系統(tǒng)實(shí)現(xiàn)的關(guān)鍵所在。DDR SDRAM是一種高速CMOS、動(dòng)態(tài)隨機(jī)訪(fǎng)問(wèn)存儲(chǔ)器, 它采用雙倍數(shù)據(jù)速率結(jié)構(gòu)來(lái)完成高速操作。SDR SDRAM一個(gè)時(shí)鐘周
關(guān)鍵字： Xilinx SDRAM FPGA DDR

實(shí)現(xiàn)數(shù)據(jù)的高速大容量存儲(chǔ)是數(shù)據(jù)采集系統(tǒng)中的一項(xiàng)關(guān)鍵技術(shù)。本設(shè)計(jì)采用Altera 公司Cyclone系列的FPGA 完成了對(duì)DDR SDRAM 的控制，以狀態(tài)機(jī)來(lái)描述對(duì)DDR SDRAM 的各種時(shí)序操作，設(shè)計(jì)了DDR SDRAM 的數(shù)據(jù)與命令接口。用控
關(guān)鍵字： SDRAM FPGA DDR 控制器

　　全球領(lǐng)先的電子器件和系統(tǒng)設(shè)計(jì)、驗(yàn)證和制造軟件及知識(shí)產(chǎn)權(quán)(IP)供應(yīng)商新思科技公司(Synopsys, Inc.，納斯達(dá)克股票市場(chǎng)代碼：SNPS)日前宣布：該公司針對(duì)多家領(lǐng)先的晶圓代工廠(chǎng)優(yōu)化的28納米工藝DesignWare IP已贏(yíng)得第100項(xiàng)設(shè)計(jì)。其經(jīng)過(guò)芯片生產(chǎn)驗(yàn)證的28納米產(chǎn)品組合由多種廣泛使用的IP組成，包括用于USB、PCI Express、SATA、HDMI、DDR、MIPI的數(shù)模混合模塊，以及數(shù)據(jù)轉(zhuǎn)換器、音頻編解碼器、嵌入式存儲(chǔ)器和邏輯庫(kù)，其中已有數(shù)千萬(wàn)芯片單元在客戶(hù)產(chǎn)品中使用。Syn
關(guān)鍵字： Synopsys DesignWare