<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> dp-cpld

          基于CPLD的雷達仿真信號的設計

          • 雷達信號的仿真是測試系統(tǒng)中必不可少的。但采用函數(shù)/任意波發(fā)生器組成測試系統(tǒng),不僅增加系統(tǒng)成本,而且還給系統(tǒng)軟件設計增加不必要的負擔。為此,提出了一種基于CPLD的雷達仿真信號的實現(xiàn)方案,它能為機載雷達測試系統(tǒng)提供所需的多種典型的重頻脈沖及制導信號。
          • 關鍵字: 雷達信號  任意波發(fā)生器  CPLD  

          基于單片機及CPLD的B超VGA檢測工裝設計

          • 由于B超中為了增強圖像分辨率,通道都比較多,大多是16、24、48、64甚至更多通道。這些通道電子元器件完全一樣,要求各通道的一致性要好,在裝整機前,最好有測試手段和方法,對所有通道能進行測試,以去除器件本身和焊接電路板中出現(xiàn)的問題,基于此目的,本人設計了B超檢測工裝。
          • 關鍵字: B超檢測工裝  圖像分辨率  CPLD  

          CPLD在爆速儀技術中的應用

          • 爆速儀是一種用來測量火藥爆炸速度的儀器,其性能的優(yōu)劣及穩(wěn)定性對測速的結果將有直接影響。傳統(tǒng)爆速儀的前端計數(shù)電路一般都是采用分立元器件實現(xiàn),結構擁擠,且保密性不高。為了在滿足爆速儀設計的微型化的同時滿足較高時鐘要求,在爆速儀的前端計數(shù)模塊和自檢電路部分的設計中利用CPLD器件代替?zhèn)鹘y(tǒng)的分立元器件電路,并利用Qu-artusⅡ軟件對設計進行仿真。
          • 關鍵字: 爆速儀  計數(shù)器  CPLD  

          基于CPLD的FPGA快速配置電路的設計

          • 介紹了采用CPLD和Flash器件對FPGA實現(xiàn)快速并行配置,并給出了具體的硬件電路設計和關鍵模塊的內部編程思路。
          • 關鍵字: FPGA配置  JTAG  CPLD  

          基于計算機總線的CPLD加密電路設計

          • 隨著軟件產(chǎn)品的廣泛應用,對軟件的知識產(chǎn)權保護也開始重要。軟件產(chǎn)品通過系列號碼加密,每一個軟件均有唯一的產(chǎn)品系列號碼。軟件產(chǎn)品配置加密電路板后,軟件產(chǎn)品和該產(chǎn)品軟件加密板同時售出,用戶在使用時一套軟件要配備一塊加密板,通過控制加密板,就可以保證軟件產(chǎn)品安全。
          • 關鍵字: 知識產(chǎn)權保護  加密電路板  CPLD  

          基于CPLD的電子秤邏輯接口設計

          • 借助EDA工具軟件設計了一個邏輯控制部件,解決了CPU尋址空間不足、接口功能不全等問題。此基于CPLD的可重構硬件數(shù)字平臺具有可移植性,使CPU對外接器件近似透明,在更換其他類型CPU后,僅做少量軟件和硬件修改即可升級成為新系統(tǒng)。
          • 關鍵字: 邏輯控制  EDA  CPLD  電子秤  

          基于CPLD的電池供電系統(tǒng)斷電電路的設計

          • 今天,大多數(shù)的CPLD(復雜可編程邏輯器件)都采用可減少功耗的工作模式,但當系統(tǒng)未使用時,應完全切斷電源以保存電池能量,從而實現(xiàn)很多設計者的終極節(jié)能目標。描述了如何在一片CPLD 上增加幾只分立元件,實現(xiàn)一個節(jié)省電池能量的系統(tǒng)斷電電路。
          • 關鍵字: 按鍵開關矩陣  系統(tǒng)斷電電路  CPLD  

          基于CPLD的高效多串口中斷方案

          • 在嵌入式系統(tǒng)中,花費大量的中斷源來擴展串口無疑是大量的資源浪費。針對這種情況,為了節(jié)省緊張的系統(tǒng)資源,本文提出一種實現(xiàn)高效多串口中斷方案,可以利用單一的中斷源來管理多個擴展串口,并保證多個串口中斷的無漏檢測與服務。
          • 關鍵字: 多串口中斷源  電平轉換  CPLD  

          基于CPLD的八段數(shù)碼顯示管驅動電路設計

          • 時鐘脈沖計數(shù)器的輸出經(jīng)過3 線—8 線譯碼器譯碼其輸出信號接到八位數(shù)碼管的陰極Vss0、Vss1、Vss2、Vss3、Vss4、Vss5、Vss6、Vss7 端。要顯示的數(shù)據(jù)信息A~H中哪一個,通過八選一數(shù)據(jù)選擇器的地址碼來選擇,選擇出的數(shù)據(jù)信息經(jīng)七段譯碼器譯碼接數(shù)碼管的a~g 管腳。這樣八個數(shù)碼管就可以輪流顯示八個數(shù)字,如果時鐘脈沖頻率合適,可實現(xiàn)八個數(shù)碼管同時被點亮的視覺效果。
          • 關鍵字: 八位數(shù)碼管  共陰極  CPLD  

          基于CPLD的16位高精度數(shù)字電壓表設計

          • 傳統(tǒng)的數(shù)字電壓表多以單片機為控制核心,采用CPLD進行產(chǎn)品開發(fā),可以靈活地進行模塊配置,大大縮短了開發(fā)周期,也有利于數(shù)字電壓表向小型化、集成化的方向發(fā)展。
          • 關鍵字: 電壓表  控制核心  CPLD  

          基于DSP/CPLD的嵌入式儀表硬件平臺

          • 文所要設計的是一種脫機型儀表硬件平臺。平臺應可以滿足一般的數(shù)據(jù)采集的實時性要求,可以靈活的適用于多種不同的應用場合,可實現(xiàn)多種類型信號的采集和處理,結構小巧緊湊,便于現(xiàn)場處理,還能與PC機或其他設備進行通信和交換數(shù)據(jù)。對此,我們構建了基于DSP和CPLD技術的硬件平臺。
          • 關鍵字: 圖像采集  儀表硬件平臺  CPLD  

          基于CPLD的SDRAM控制器的設計

          • SDRAM的讀寫邏輯復雜,最高時鐘頻率達100 MHz以上,普通單片機無法實現(xiàn)復雜的SDRAM控制操作,復雜可編程邏輯器件CPLD具有編程方便,集成度高,速度快,價格低等優(yōu)點。因此選用CPLD設計SDRAM接口控制模塊,簡化主機對SDRAM的讀寫控制。通過設計基于CPLD的SDRAM控制器接口,可以在STM系列、ARM系列、STC系列等單片機和DSP等微處理器的外部連接SDRAM,增加系統(tǒng)的存儲空間。
          • 關鍵字: 刷新時序  CPLD  SDRAM  

          CPLD在高速數(shù)據(jù)采集系統(tǒng)中的應用

          • CPLD是復雜的PLD,專指那些集成規(guī)模大于1000門以上的可編程邏輯器件。它由與陣列、或陣列、輸入緩沖電路、輸出宏單元組成,具有門電路集成度高、可配置為多種輸入輸出形式、多時鐘驅動、內含ROM或FLASH(部分支持在系統(tǒng)編程)、可加密、低電壓、低功耗以及支持混合編程技術等突出特點。而且CPLD的邏輯單元功能強大,一般的邏輯在單元內均可實現(xiàn),因而其互連關系簡單,電路的延時就是單元本身和集總總線的延時(通常在數(shù)納秒至十數(shù)納秒),并且可以預測。所以CPLD比較適合于邏輯復雜、輸入變量多但對觸發(fā)器的需求量相對較
          • 關鍵字: 高速  數(shù)據(jù)采集  CPLD  

          基于CPLD器件的單穩(wěn)態(tài)脈沖展寬電路

          • 在數(shù)字電路設計中,當需要將一輸入的窄脈沖信號展寬成具有一定寬度和精度的寬脈沖信號時,往往很快就想到利用54HC123或54HC4538等單穩(wěn)態(tài)集成電路。這一方面是因為這種專用單穩(wěn)態(tài)集成電路簡單、方便;另一方面是因為對輸出的寬脈沖信號的寬度、精度和溫度穩(wěn)定性的要求不是很高。當對輸出的寬脈沖信號的寬度、精度和溫度穩(wěn)定性的要求較高時,采用常規(guī)的單穩(wěn)態(tài)集成電路可能就比較困難了。眾所周知,專用單穩(wěn)態(tài)集成電路中的寬度定時元件R、C是隨溫度、濕度等因素變化而變化的,在對其進行溫度補償時,調試過程相當繁瑣,而且,電路工作
          • 關鍵字: 單穩(wěn)態(tài)  脈沖  CPLD  

          基于Verilog HDL的RS-232串口通信在CPLD上的實現(xiàn)

          • 為了實現(xiàn)PC機與CPLD的通信,進行了相應的研究。分析了RS-232C通信協(xié)議,自定義了數(shù)據(jù)包傳輸格式。根據(jù)UART模塊工作狀態(tài)多的特點,應用了有限狀態(tài)機理論進行編程實現(xiàn)。為降低誤碼率,應用16倍頻技術,實現(xiàn)了波特率為9 600 bit/s的串口通信。在Quartus II平臺上用VerilogHDL進行編程,并通過了VC編寫程序的數(shù)據(jù)傳輸?shù)尿炞C。研究成果為工程上PC機與嵌入式系統(tǒng)數(shù)據(jù)傳輸?shù)膯栴}提供了一種解決方法。
          • 關鍵字: 有限狀態(tài)機  數(shù)據(jù)包  CPLD  
          共905條 5/61 |‹ « 3 4 5 6 7 8 9 10 11 12 » ›|
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();