dp-cpld 文章進(jìn)入dp-cpld技術(shù)社區(qū)

采用EEPROM對(duì)大容量FPGA芯片數(shù)據(jù)實(shí)現(xiàn)串行加載

　　自大規(guī)?，F(xiàn)場(chǎng)可編程邏輯器件問世以來，先后出現(xiàn)了兩類器件，一類是基于SRAM體系結(jié)構(gòu)的FPGA系列，如XILINX公司的4000系列和最新的Virtex系列；另一類是基于faxtFLASH技術(shù)的CPLD器件，如XILINX公司的9500系列和Lattice公司的ispLSxx系列芯片。FPGA具有容量大、設(shè)計(jì)資源豐富、片內(nèi)ROM及RAM設(shè)計(jì)靈活等特點(diǎn)1，但是它們需要在每次上電時(shí)進(jìn)行數(shù)據(jù)加載。目前實(shí)現(xiàn)加載的方法有以下三種：①采用PROM并行加載；②采用專用SROM串行加載；③采用單片機(jī)控制實(shí)現(xiàn)加載。　
關(guān)鍵字： FPGA XILINX CPLD 數(shù)據(jù)加載 EEPROM

ATM流量控制器IP核的設(shè)計(jì)和實(shí)現(xiàn)

　　0 引言　　ATM異步傳遞方式是建立在電路交換和分組交換基礎(chǔ)上的一種面向連接的快速分組交換技術(shù)，它采用定長(zhǎng)分組作為傳輸和交換的單位，并具有端到端QOS保證、完善的流量控制和擁塞控制，以及較好的技術(shù)綜合能力等優(yōu)勢(shì)，這些都是目前的IP技術(shù)所不及的。和傳統(tǒng)的STM電路相比，ATM技術(shù)對(duì)數(shù)據(jù)交換中猝發(fā)分組的適應(yīng)能力和傳輸線路的利用率都是很高的。雖然，由于靈活性和價(jià)格的原因，ATM技術(shù)沒有獲得預(yù)期的成功，但其流量控制機(jī)制對(duì)當(dāng)前變長(zhǎng)分組骨干網(wǎng)的流量控制還是具有重要的參考價(jià)值，所以有必要對(duì)ATM的流量控制及其實(shí)
關(guān)鍵字： IP核 ATM 流量控制器 CPLD FPGA

數(shù)字拷貝機(jī)的FPGA設(shè)計(jì)

　　光盤拷貝機(jī)通常由一臺(tái)CD-ROM驅(qū)動(dòng)器、數(shù)臺(tái)CD-R或CD-RW刻錄機(jī)和一個(gè)拷貝控制器組成。拷貝控制器首先從CD-ROM驅(qū)動(dòng)器中讀出源盤數(shù)據(jù)，然后將數(shù)據(jù)流分多路傳輸?shù)礁鱾€(gè)刻錄機(jī)，控制所有的刻錄機(jī)同步刻錄CD-R光盤。目前市場(chǎng)上的光盤拷貝機(jī)主要有聯(lián)機(jī)拷貝機(jī)、脫機(jī)拷貝機(jī)和自動(dòng)拷貝機(jī)三種類型。　　(1)聯(lián)機(jī)拷貝機(jī) 　　聯(lián)機(jī)光盤拷貝機(jī)由一臺(tái)通用PC機(jī)和一個(gè)裝有SCSI接口刻錄機(jī)的塔式機(jī)箱組成，塔箱與PC機(jī)之間用SCSI電纜相連。聯(lián)機(jī)拷貝機(jī)使用PC機(jī)作為光盤拷貝機(jī)控制器，并利用專門的CD-R拷貝軟件將刻錄
關(guān)鍵字： FPGA 數(shù)字拷貝機(jī) CPLD CPU DMA

基于ADSP-BF533和EPM7160實(shí)現(xiàn)的多路UART接口電路設(shè)計(jì)

　　0 引言　　目前，在數(shù)字信號(hào)處理技術(shù)中，DSP+CPLD是控制接口設(shè)計(jì)中比較常用的方式。然而，AD-SP-BF533雖有異步串口，但該芯片只有一個(gè)異步串口，當(dāng)一個(gè)系統(tǒng)中出現(xiàn)多個(gè)UART接口時(shí)，ADSP-BF533就顯得無能為力了。為此，本文采用CPLD來實(shí)現(xiàn)多路UART接口的設(shè)計(jì)，以滿足ADSP-BF533與多路UART接口的通信。　　1 ADSP-BF533簡(jiǎn)介　　ADSP-BF533處理器是Blackfin系列產(chǎn)品中的一員。其最大工作頻率可達(dá)600 MHz。Blackfin處理器內(nèi)核包
關(guān)鍵字： DSP CPLD UART 接口電路處理器 DMA

LPC2131基于CPLD的CAN接口設(shè)計(jì)

　　引言　　Philips公司的LPC213l是基于ARM7TDMI-S的高性能32位RISC微控制器。它具有ARM處理器的所有優(yōu)點(diǎn)——低功耗、高性能和較為豐富的片上資源，但LPC2131內(nèi)部沒有集成CAN控制器，而無法利用CAN總線來進(jìn)行通信。為了使得LPC2131能夠利用CAN總線進(jìn)行通信，可以通過外部擴(kuò)展來實(shí)現(xiàn)其功能。目前，比較普通的方法是在LPC2131的外部采用CAN控制器設(shè)計(jì)CAN總線接口。LPC2131與CAN控制器的接口電路如圖1所示。　　這種方法中，
關(guān)鍵字： CPLD CAN ARM 處理器 EPM3128

基于CPLD+MCU的新型光柵數(shù)顯系統(tǒng)設(shè)計(jì)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：光柵正交脈沖掉電數(shù)據(jù)存儲(chǔ) CPLD EPM240 STC89C516RD

基于MCU+CPLD的新型光柵數(shù)顯系統(tǒng)設(shè)計(jì)

　　1 引言　　光柵數(shù)顯系統(tǒng)主要用于普通機(jī)床，可直接顯示機(jī)床加工的長(zhǎng)度值，有助于提高加工精度和效率。目前國內(nèi)市場(chǎng)上的光柵數(shù)顯系統(tǒng)大多采用國外集成電路實(shí)現(xiàn)，研發(fā)成本高，且不便于操作人員使用。針對(duì)這種狀況，研發(fā)了基于MCU+CPLD的新型光柵數(shù)顯系統(tǒng)。該系統(tǒng)具有計(jì)數(shù)精度高、成本低、操作方便以及升級(jí)快等特點(diǎn)，能夠處理高達(dá)5 MHz／s的正交脈沖，并在掉電時(shí)有效存儲(chǔ)當(dāng)前長(zhǎng)度值，其數(shù)碼管可顯示關(guān)鍵的長(zhǎng)度值，點(diǎn)陣式液晶屏還可顯示相關(guān)的提示信息。　　2 系統(tǒng)工作原理　　利用CPLD實(shí)現(xiàn)正交脈沖處理邏輯電路，
關(guān)鍵字： MCU CPLD 光柵數(shù)顯正交脈沖

華禹公司在P1200便攜式手持機(jī)中選用MAX IIZ CPLD

　　Altera宣布，深圳市華禹高科技有限公司在其新的P1200便攜式手持機(jī)中選用了MAX IIZ CPLD。之所以選用Altera MAX IIZ CPLD，是因?yàn)樗坏梢匝杆侔踩貙?shí)現(xiàn)新特性和功能，而且還具有最低的功耗和最小的電路板面積，該器件管理P1200便攜式手持機(jī)中的多個(gè)接口，包括射頻識(shí)別(RFID)讀卡器、紅外數(shù)據(jù)協(xié)會(huì)(IRDA)傳感器、藍(lán)牙接口以及LED控制端口等。該P(yáng)1200便攜式手持機(jī)已于5月1日正式在杭州公交自行車項(xiàng)目中使用，并將會(huì)在8月應(yīng)用于北京奧運(yùn)的身份識(shí)別，物流領(lǐng)域以及公交等小
關(guān)鍵字： Altera CPLD 華禹手持機(jī)

用單片機(jī)和CPLD實(shí)現(xiàn)步進(jìn)電機(jī)的控制

　　是一種將脈沖信號(hào)轉(zhuǎn)換成角位移的伺服執(zhí)行器件。其特點(diǎn)是結(jié)構(gòu)簡(jiǎn)單、運(yùn)行可靠、控制方便。尤其是步距值不受電壓、溫度的變化的影響、誤差不會(huì)長(zhǎng)期積累，這給實(shí)際的應(yīng)用帶來了很大的方便。它廣泛用于消費(fèi)類產(chǎn)品(打印機(jī)、照相機(jī))、工業(yè)控制(數(shù)控機(jī)床、工業(yè)機(jī)器人)、醫(yī)療器械等機(jī)電產(chǎn)品中。　　通常的步進(jìn)電機(jī)控制方法是采用CPU(PC機(jī)、等)配合專用的步進(jìn)電機(jī)驅(qū)動(dòng)控制器來實(shí)現(xiàn)，這存在成本較高、各個(gè)環(huán)節(jié)搭配不便(不同類的電機(jī)必須要相應(yīng)的驅(qū)動(dòng)控制器與之配對(duì))等問題。　　器件具有速度快、功耗低、保密性好、程序設(shè)計(jì)靈活、抗干
關(guān)鍵字：脈沖信號(hào) CPU CPLD 電機(jī) I/O

基于I2C總線的大型開關(guān)矩陣設(shè)計(jì)與實(shí)現(xiàn)

　　1 引言　　自動(dòng)測(cè)試設(shè)備在軍事及工業(yè)領(lǐng)域的應(yīng)用越來越廣泛，然而在電路單元尤其是電路板測(cè)試中，由于被測(cè)單元種類多，被測(cè)通道數(shù)量大，傳統(tǒng)的開關(guān)矩陣體積大、切換速度慢、電氣性能差。已不能滿足現(xiàn)代測(cè)試儀器高速、便攜的要求。本文介紹了一種采用USB接口，利用I2C總線傳輸數(shù)據(jù)，由CPLD控制多路復(fù)用器件的大型開關(guān)矩陣結(jié)構(gòu)，具有較高的切換速度及較好的電氣性能，并滿足了小型化的要求。　　2 系統(tǒng)結(jié)構(gòu)及功能　　開關(guān)矩陣主要實(shí)現(xiàn)自動(dòng)測(cè)試設(shè)備與被測(cè)電路單元之間的信息交換，功能如下：　　(1)將程控電源系統(tǒng)
關(guān)鍵字： I2C 開關(guān)矩陣 CPLD USB 自動(dòng)測(cè)試

低頻數(shù)字相位(頻率)測(cè)量的CPLD實(shí)現(xiàn)

　　在電子測(cè)量技術(shù)中，測(cè)頻測(cè)相是最基本的測(cè)量之一。相位測(cè)量?jī)x是電子領(lǐng)域的常用儀器，當(dāng)前測(cè)頻測(cè)相主要是運(yùn)用等精度測(cè)頻、PLL鎖相環(huán)測(cè)相的方法。研究發(fā)現(xiàn)，等精度測(cè)頻法具有在整個(gè)測(cè)頻范圍內(nèi)保持恒定的高精度的特點(diǎn)，但是該原理不能用于測(cè)量相位。PLL鎖相環(huán)測(cè)相可以實(shí)現(xiàn)等精度測(cè)相，但電路調(diào)試較復(fù)雜。因此，選擇直接測(cè)相法作為低頻測(cè)相儀的測(cè)試方法[1、2、3、4]。　　設(shè)計(jì)的低頻測(cè)相儀，滿足以下的技術(shù)指標(biāo)：a .頻率20-20KHz；b .輸入阻抗≥100KΩ；c.相位測(cè)量絕對(duì)誤差≤1度； d
關(guān)鍵字： CPLD 電子測(cè)量相位測(cè)量單片機(jī) EDA

基于CPLD的MIDI音樂播放器的設(shè)計(jì)

摘要：本音樂播放器依據(jù)MIDI音樂基本原理，結(jié)合EDA技術(shù)，采用ALTERA公司的可編程邏輯器件（CPLD）EPF10LC84-4作為控制核心而設(shè)計(jì)的。本文主要闡述了利用VHDL語言設(shè)計(jì)MIDI音樂發(fā)生器芯片，再配上必要的外圍電路，從而實(shí)現(xiàn)四首音樂選擇播放、并配有隨音樂節(jié)奏而閃爍變化的彩燈等功能的EDA應(yīng)用系統(tǒng)。關(guān)鍵字：EDA、CPLD、音樂播放器、VHDL語言 0? 引言大規(guī)?？删幊踢壿嬈骷﨏PLD和FPGA是當(dāng)今應(yīng)用最廣泛的兩類可編程邏輯器件，電子設(shè)計(jì)工程師利用它可以在辦公室或?qū)?/li>
關(guān)鍵字： EDA CPLD 音樂播放器 VHDL語言

基于DSP的彩色TFT-LCD數(shù)字圖像顯示技術(shù)研究

　　隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展，嵌入式圖像系統(tǒng)廣泛應(yīng)用于辦公設(shè)備、制造和流程設(shè)計(jì)、醫(yī)療、監(jiān)控、衛(wèi)生設(shè)備、交通運(yùn)輸、通信、金融銀行系統(tǒng)和各種信息家電中。所謂嵌入式圖像系統(tǒng)，指以圖像應(yīng)用為中心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，軟件、硬件可裁減，對(duì)功能、可靠性、成本、體積、功耗等嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。嵌入式圖像系統(tǒng)對(duì)圖像顯示技術(shù)提出了各種嚴(yán)格要求，必須選擇合適的顯示器，設(shè)計(jì)出合理的顯示控制方法。　　系統(tǒng)硬件設(shè)計(jì) 　　本系統(tǒng)要構(gòu)建一個(gè)嵌入式、高速、低功耗、低成本的圖像顯示硬件平臺(tái)，要求能真彩顯示靜態(tài)或動(dòng)態(tài)彩色圖像。為
關(guān)鍵字： DSP TFT-LCD 數(shù)字圖像顯示技術(shù) 嵌入式 CPLD

用雙端口RAM實(shí)現(xiàn)與PCI總線接口的數(shù)據(jù)通訊

　　采用雙端口RAM實(shí)現(xiàn)DSP與PCI總線芯片之間的數(shù)據(jù)交換接口電路。　　提出了一種使用CPLD解決雙端口RAM地址譯碼和PCI接口芯片局部總線仲裁的的硬件設(shè)計(jì)方案，并給出了PCI總線接口芯片寄存器配置實(shí)例，介紹了軟件包WinDriver開發(fā)設(shè)備驅(qū)動(dòng)程序的具體過程。　　隨著計(jì)算機(jī)技術(shù)的不斷發(fā)展，為滿足外設(shè)間以及外設(shè)與主機(jī)間的高速數(shù)據(jù)傳輸，Intel公司于1991年提出了PCI總線概念。PCI總線是一種能為主CPU及外設(shè)提供高性能數(shù)據(jù)通訊的總線，其局部總線在33MHz總線時(shí)鐘、32位數(shù)據(jù)通路時(shí)，數(shù)據(jù)
關(guān)鍵字： RAM DSP PCI總線 CPLD 數(shù)據(jù)通訊

用CPLD實(shí)現(xiàn)基于PC104總線的429接口板

　　PC104總線系統(tǒng)是一種新型的計(jì)算機(jī)測(cè)控平臺(tái)，作為嵌入式PC的一種，在軟件與硬件上與標(biāo)準(zhǔn)的臺(tái)式PC(PC/AT)體系結(jié)構(gòu)完全兼容，它具有如下優(yōu)點(diǎn)：體積小、十分緊湊，并采用模塊化結(jié)構(gòu)，功耗低，總線易于擴(kuò)充，緊固堆疊方式安裝，適合于制作高密度、小體積、便攜式測(cè)試設(shè)備，因此在軍用航空設(shè)備上有著廣泛的應(yīng)用，但也正是PC104板的這種小尺寸結(jié)構(gòu)、板上可用空間少給設(shè)計(jì)帶來了一定的困難，所以本設(shè)計(jì)采用了復(fù)雜可編程器件CPLD，用CPLD完成了PC104總線與429總線通訊的主要電路，大大節(jié)省了硬件資源，本文著重介紹
關(guān)鍵字： CPLD 接口板 PC104 總線嵌入式