dp-cpld 文章進(jìn)入dp-cpld技術(shù)社區(qū)

基于CPLD的CCD相機(jī)圖像信號(hào)模擬器的設(shè)計(jì)

1 引言　　多年來(lái)CCD 器件以體積小、重量輕、功耗小、工作電壓低和抗燒毀等優(yōu)點(diǎn)以及在分辨率、動(dòng)態(tài)范圍、靈敏度、實(shí)時(shí)傳輸、自掃描等特性，廣泛地應(yīng)用于攝像器材、氣象、航天航空、軍事、醫(yī)療以及工業(yè)檢測(cè)等眾多領(lǐng)域。　　在對(duì)某多通道高速CCD相機(jī)輸出圖像信號(hào)的采集系統(tǒng)設(shè)計(jì)過(guò)程當(dāng)中，我們需要對(duì)此系統(tǒng)在正式使用之前進(jìn)行調(diào)試，來(lái)測(cè)試它能否正常工作。本文利用CPLD和LVDS嚴(yán)格對(duì)CCD相機(jī)的輸出接口進(jìn)行了模擬，并且以LVDS方式輸出圖像信號(hào)。 &n
關(guān)鍵字： CCD相機(jī) CPLD 單片機(jī) 嵌入式系統(tǒng) 信號(hào)模擬器

一種用CPLD實(shí)現(xiàn)的短幀交織器設(shè)計(jì)

本文以CDMA2000語(yǔ)音傳輸標(biāo)準(zhǔn)下短幀為例，給出了具體的12×16的A型分組比特交織器和解交織器。
關(guān)鍵字： CPLD 短幀交織器

基于CPLD的數(shù)字濾波抗干擾電路設(shè)計(jì)

引言紅外密集度光電立靶測(cè)試系統(tǒng)是一種用于測(cè)量低伸彈道武器射擊密集度的新型的測(cè)試系統(tǒng)，它既可用于金屬?gòu)椡璧臏y(cè)試，又可測(cè)試非金屬?gòu)椡?，具有反映靈敏、精度高而穩(wěn)定、操作簡(jiǎn)單、容易維護(hù)等優(yōu)點(diǎn)，已被許多靶場(chǎng)投入使用。光電靶的基本原理是：當(dāng)光幕內(nèi)的光通量發(fā)生足夠大的變化時(shí)，光電傳感器會(huì)響應(yīng)這種變化而產(chǎn)生電信號(hào)。這就是說(shuō)，一些非彈丸物體在穿過(guò)光幕時(shí)也會(huì)使光幕內(nèi)的光通量發(fā)生變化以使光電傳感器產(chǎn)生電信號(hào)。從原理上講。這種現(xiàn)象并非異常，而從測(cè)試來(lái)講，則屬于干擾。在具體靶場(chǎng)測(cè)試中，當(dāng)干擾嚴(yán)重時(shí)，可能會(huì)導(dǎo)致測(cè)試無(wú)法進(jìn)行
關(guān)鍵字： CPLD 單片機(jī) 干擾電路嵌入式系統(tǒng) 數(shù)字濾波邏輯電路

基于DSP和CPLD的移相全橋軟開關(guān)電源數(shù)字控制器

本文介紹了一種基于DSP和CPLD的移相全橋諧振軟開關(guān)數(shù)字控制器，應(yīng)用于開關(guān)電源的數(shù)字化智能控制。
關(guān)鍵字：數(shù)字控制器開關(guān)電源相全橋 DSP CPLD 基于

基于CPLD的聲發(fā)射信號(hào)傳輸系統(tǒng)設(shè)計(jì)

引言聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結(jié)合的產(chǎn)物，是目前聲發(fā)射技術(shù)的發(fā)展趨勢(shì)。它將高靈敏度聲發(fā)射傳感器安裝于受力構(gòu)件表面以形成一定數(shù)目的傳感器陣列，實(shí)時(shí)接收和采集來(lái)自于材料缺陷的聲發(fā)射信號(hào)，進(jìn)而通過(guò)對(duì)這些聲發(fā)射信號(hào)的識(shí)別、判斷和分析來(lái)對(duì)材料損傷缺陷進(jìn)行檢測(cè)研究并對(duì)構(gòu)件強(qiáng)度、損傷、壽命等進(jìn)行分析和研究。在實(shí)際的構(gòu)件檢測(cè)中，現(xiàn)場(chǎng)聲源信號(hào)通常是在100～800 kHz之間的微弱高頻信號(hào)，而且材料損傷檢測(cè)、聲發(fā)射源定位往往需要多個(gè)傳感器形成傳感器陣列，而聲發(fā)射信號(hào)的數(shù)據(jù)傳輸系統(tǒng)必須達(dá)到640 Mbp
關(guān)鍵字： CPLD 傳輸系統(tǒng) 單片機(jī) 發(fā)射信號(hào) 嵌入式系統(tǒng)

基于DSP與CPLD的ADS7805多通道數(shù)據(jù)采集

設(shè)計(jì)了利用TMS320LF2407A與EPM3032A控制的ADS7805多通道采集系統(tǒng)的邏輯結(jié)構(gòu)，介紹了系統(tǒng)的工作原理，詳細(xì)描述了ADS7805、DSP及CPLD之間接口的硬件與軟件設(shè)計(jì)。
關(guān)鍵字：通道數(shù)據(jù)采集 ADS7805 CPLD DSP 基于

基于現(xiàn)場(chǎng)可編程門陣列（FPGA）技術(shù)的射頻讀卡器設(shè)計(jì)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： XPS FPGA DAC Xilinx GSRD RFID CPLD ASK CRC UID

采用靈活的汽車FPGA來(lái)提高片上系統(tǒng)級(jí)集成和降低物料成本

汽車制造商們堅(jiān)持不懈地改進(jìn)車內(nèi)舒適性、安全性、便利性、工作效能和娛樂性，反過(guò)來(lái)，這些努力又推動(dòng)了各種車內(nèi)數(shù)字技術(shù)的應(yīng)用。然而，汽車業(yè)較長(zhǎng)的開發(fā)周期卻很難跟上最新技術(shù)的發(fā)展，尤其是一直處于不斷變化中的車內(nèi)聯(lián)網(wǎng)規(guī)范，以及那些來(lái)自消費(fèi)市場(chǎng)的快速興起和消失的技術(shù)，從而造成了較高的工程設(shè)計(jì)成本和大量過(guò)時(shí)。向這些組合因素中增加低成本目標(biāo)、擴(kuò)展溫度范圍、高可靠性與質(zhì)量目標(biāo)和有限的物理板空間，以及汽車設(shè)計(jì)中存在的挑戰(zhàn)，最多使人進(jìn)一步感到沮喪?？删幊踢壿嬈骷?nbsp;(PLD)，如現(xiàn)場(chǎng)可編程門陣列 (FPGA)
關(guān)鍵字： CPLD FPGA 單片機(jī) 汽車電子嵌入式系統(tǒng) 汽車電子

基于IP核的FPGA設(shè)計(jì)方法

前　言幾年前設(shè)計(jì)專用集成電路(ASIC) 還是少數(shù)集成電路設(shè)計(jì)工程師的事, 隨著硅的集成度不斷提高,百萬(wàn)門的ASIC 已不難實(shí)現(xiàn), 系統(tǒng)制造公司的設(shè)計(jì)人員正越來(lái)越多地采用ASIC 技術(shù)集成系統(tǒng)級(jí)功能(System L evel In tegrete - SL I) , 或稱片上系統(tǒng)(System on a ch ip ) , 但ASIC 設(shè)計(jì)能力跟不上制造能力的矛盾也日益突出?，F(xiàn)在設(shè)計(jì)人員已不必全部用邏輯門去設(shè)計(jì)ASIC, 類似于用集成電路( IC) 芯片在印制板上的設(shè)計(jì),ASIC 設(shè)計(jì)人員可以應(yīng)用等
關(guān)鍵字： ASIC CPLD FPGA IP 單片機(jī) 嵌入式系統(tǒng)

PDH通信二次群復(fù)接器在CPLD中的實(shí)現(xiàn)

1 引言數(shù)字復(fù)接就是把兩個(gè)或兩個(gè)以上的支路數(shù)字信號(hào)按時(shí)分復(fù)接方式合并成單一的合路數(shù)字信號(hào)。按照各低次群時(shí)鐘的情況，復(fù)接有3種方式：如果各輸入支路數(shù)字信號(hào)相互同步，且與本機(jī)定時(shí)信號(hào)也同步，那么調(diào)整單元只需調(diào)整相位，這就是同步復(fù)接；如果輸入支路數(shù)字信號(hào)不同步且與本機(jī)定時(shí)信號(hào)也異步，那么調(diào)整單元就要對(duì)各支路信號(hào)進(jìn)行頻率和相位的調(diào)整，使之成為同步信號(hào)，這就是異步復(fù)接；如果輸入支路數(shù)字信號(hào)的生效瞬間相對(duì)于本機(jī)對(duì)應(yīng)的定時(shí)信號(hào)是以同一標(biāo)稱速度出現(xiàn)，而速度的任何變化都限制在規(guī)定的容差范圍內(nèi)，這種就是準(zhǔn)同步(PDH
關(guān)鍵字： CPLD PDH 電源技術(shù) 模擬技術(shù)

CPLD在三相PFC矩陣變換器中的應(yīng)用

1 引言隨著電子技術(shù)的不斷發(fā)展，在通訊、控制工程中應(yīng)運(yùn)而生的各種硬件平臺(tái)在功率電子領(lǐng)域中顯示出了獨(dú)有的特色，例如：MCU，DSP和復(fù)雜可編程邏輯器(Complex Programmable Logic Device。簡(jiǎn)稱CPLD)等集成度很高的數(shù)字芯片就是以其精度高，溫度漂移小，升級(jí)換代簡(jiǎn)便，長(zhǎng)期工作不老化等特點(diǎn)，而廣泛用于功率變換器中，且大有取代傳統(tǒng)模擬控制芯片的勢(shì)頭。CPLD的多個(gè)通道可以并行工作的這一特點(diǎn)，使得控制三相功率因數(shù)校正(PFC)矩陣變換器的6只雙向開關(guān)同步、協(xié)調(diào)地工作。在此，介紹的
關(guān)鍵字： CPLD 電源技術(shù) 矩陣變換器模擬技術(shù) 三相PFC

基于DSP和CPLD的低功耗多路數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)

引言隨著電子技術(shù)的應(yīng)用和發(fā)展，數(shù)字信號(hào)處理內(nèi)容日益復(fù)雜，同時(shí)，很多情況下要求整個(gè)系統(tǒng)具有低功耗的特點(diǎn)。為滿足這種要求，DSP芯片設(shè)計(jì)技術(shù)也在向低功耗、高性能的方向發(fā)展。從處理速度來(lái)看，TMS320VC5502的運(yùn)算能力已經(jīng)達(dá)到了600MMACS，即每秒鐘可以完成6億次乘加運(yùn)算。從功耗來(lái)看，TMS320VC5502內(nèi)核電壓只有1.26V，整個(gè)芯片的功耗也大大降低了。本文介紹了基于TMS320VC5502和CPLD XC95144的低功耗多路數(shù)據(jù)處理系統(tǒng)。模擬信號(hào)的輸入經(jīng)過(guò)50Hz陷波電路(濾除工頻
關(guān)鍵字： CPLD DSP 單片機(jī) 多路數(shù)據(jù)處理嵌入式系統(tǒng)

MCS-51單片機(jī)與CPLD/FPGA接口邏輯設(shè)計(jì)

在功能上，單片機(jī)與大規(guī)模CPLD有很強(qiáng)的互補(bǔ)性。單片機(jī)具有性能價(jià)格比高、功能靈活、易于人機(jī)對(duì)話、良好的數(shù)據(jù)處理能力濰點(diǎn)；CPLD/FPGA則具有高速、高可靠以及開發(fā)便捷、規(guī)范等優(yōu)點(diǎn)。以此兩類器件相結(jié)合的電路結(jié)構(gòu)在許多高性能儀器儀表和電子產(chǎn)品中仍將被廣泛應(yīng)用。本文就單片機(jī)與CPLD/FPGA的接口方式作一簡(jiǎn)單介紹，希望對(duì)從事單片機(jī)和CPLD/FPGA研發(fā)的朋友能有所啟發(fā)。單片機(jī)與CPLD/FPGA的接口方式一般有兩種，即總線方式與獨(dú)立方式，分別說(shuō)明
關(guān)鍵字： CPLD/FPGA MCS-51 單片機(jī) 邏輯設(shè)計(jì) 嵌入式系統(tǒng)

在CPLD管理下實(shí)現(xiàn)高效多串口中斷源

近幾年來(lái)，隨著后PC時(shí)代的來(lái)臨，具有簡(jiǎn)潔、高效等特點(diǎn)的嵌入式系統(tǒng)得到了飛速的發(fā)展。嵌入式技術(shù)發(fā)展到今天已將各種計(jì)算機(jī)技術(shù)多層次、多方面的交叉融合在了一起。嵌入式系統(tǒng)加快了工業(yè)設(shè)計(jì)進(jìn)程，降低了開發(fā)成本及其風(fēng)險(xiǎn)，使用簡(jiǎn)便，擴(kuò)展靈活，高效精簡(jiǎn)，可方便地應(yīng)用于各工業(yè)領(lǐng)域。中斷請(qǐng)求采用邊沿觸發(fā)來(lái)進(jìn)行中斷檢測(cè)，通過(guò)將信號(hào)送到特定的引線來(lái)檢測(cè)中斷。每條引線對(duì)應(yīng)一個(gè)可能的硬件中斷，因?yàn)橄到y(tǒng)不能辨認(rèn)哪個(gè)設(shè)備使用中斷線，所以當(dāng)多個(gè)1個(gè)的設(shè)備被設(shè)置成使用同一個(gè)特定中斷時(shí)就產(chǎn)生了混亂。中斷產(chǎn)生時(shí)，由專用的中斷程序接管系統(tǒng)，首先
關(guān)鍵字： CPLD RS232 串口單片機(jī) 嵌入式系統(tǒng) 中斷源