dp-cpld 文章進(jìn)入dp-cpld技術(shù)社區(qū)

基于EPM7128的光柵位移測(cè)量?jī)x設(shè)計(jì)

　　1 光柵位移傳感器測(cè)量原理　　將光源、兩塊長(zhǎng)光柵(指示光柵和標(biāo)尺光柵)、光電檢測(cè)器件等組合在一起構(gòu)成的光柵傳感器通常稱為光柵尺。當(dāng)兩塊光柵以微小傾角重疊時(shí)，在與光柵刻線大致垂直的方向上就會(huì)產(chǎn)生莫爾條紋，在條紋移動(dòng)的方向上放置光電探測(cè)器，可將光信號(hào)轉(zhuǎn)換為電信號(hào)，這樣就可以實(shí)現(xiàn)位移信號(hào)到電信號(hào)的轉(zhuǎn)換。目前使用的光柵尺的輸出信號(hào)主要有2類：一類是相位角相差　　90
關(guān)鍵字：測(cè)試測(cè)量光柵位移傳感器 CPLD 測(cè)量工具

基于MAX+plusⅡ開發(fā)平臺(tái)的EDA設(shè)計(jì)方法

MAX + plus Ⅱ是美國(guó)Altera 公司的一種EDA 軟件,用于開發(fā)CPLD 和FPGA 進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)。用圖形輸入方式和文本輸入方式設(shè)計(jì)了一模60計(jì)數(shù)器,介紹了數(shù)字系統(tǒng)設(shè)計(jì)的一般方法和過(guò)程,揭示了其在數(shù)字系統(tǒng)中的重要作用。　　 EDA ( Elect ronic Design
關(guān)鍵字： MAX+plusⅡ 開發(fā)平臺(tái) EDA CPLD FPGA EDA IC設(shè)計(jì)

何謂SOPC

SOPC一詞主要是源自Altera, 其涵義是因?yàn)槟壳癈PLD/FPGA的容量愈來(lái)愈大, 性能愈來(lái)愈好, 加上價(jià)格下跌的推波助瀾之下, 以往ASIC產(chǎn)品才能具有的 SoC觀念, 也能移植到CPLD/FPGA上, 并且因?yàn)镃PLD/FPGA的可編程(Programmable)能力, 使得CPLD/FPGA不僅能實(shí)現(xiàn)一個(gè)高復(fù)難度的系統(tǒng), 而且還能快速改變系統(tǒng)的特性. 類似的觀念也鑒于Xilinx的Platfor
關(guān)鍵字： SOPC CPLD FPGA SoC ASIC

Profibus-DP現(xiàn)場(chǎng)息線通信主站設(shè)計(jì)

詳細(xì)探討ProfIbus-DP協(xié)議結(jié)構(gòu)、通信機(jī)理廈技術(shù)特性，并將Profihus-DP技術(shù)與嵌入式技術(shù)相結(jié)合，研制高開放性、實(shí)時(shí)性和可靠性的Profibus-DP主站。
關(guān)鍵字：設(shè)計(jì) 通信現(xiàn)場(chǎng) Profibus-DP

CPLD在通信數(shù)據(jù)傳輸中的應(yīng)用

摘要：提出了一種利用CPLD有效解決通信數(shù)據(jù)傳輸問(wèn)題的方案，詳細(xì)分析了CPLD在系統(tǒng)中的作用、工作原理和設(shè)計(jì)方法，并給出仿真以及實(shí)測(cè)結(jié)果，結(jié)果證實(shí)了此種方案的可行性和優(yōu)越性。關(guān)鍵詞：CPLD 雙口RAM 數(shù)據(jù)傳輸 OMAP AD9861 1 概述隨著大規(guī)模集成電路和單片機(jī)的迅速發(fā)展，復(fù)雜可編程邏輯器件（CPLD）具有使用靈活、可靠性高、功能強(qiáng)大的優(yōu)點(diǎn)，在電子產(chǎn)品設(shè)計(jì)中得到了廣泛的應(yīng)用。CPLD可實(shí)現(xiàn)在系統(tǒng)編程，重復(fù)多次，而且還兼容IEEE1
關(guān)鍵字：通訊無(wú)線網(wǎng)絡(luò) 嵌入式系統(tǒng) 單片機(jī) CPLD 雙口RAM 數(shù)據(jù)傳輸 OMAP AD9861

基于Profibus-DP的控制系統(tǒng)通信互連

摘要：本文介紹了一種采用profibus-dp實(shí)現(xiàn)控制系統(tǒng)通信的方法，并成功地實(shí)現(xiàn)了和利時(shí)公司cpu24x和cpu21x 系列plc系統(tǒng)和西門子公司s7 -300/200 plc系統(tǒng)的相互通信。關(guān)鍵詞：plc；profibus-dp 引言當(dāng)前在國(guó)際上有影響的現(xiàn)場(chǎng)總線標(biāo)準(zhǔn)很多，其中，profibus-dp主要用于中央處理器與分散外圍設(shè)備之間的高速數(shù)據(jù)通信，解決自動(dòng)控制系統(tǒng)(如plc、pc等)通過(guò)高速串行總線與分散的現(xiàn)場(chǎng)設(shè)備(i／o、驅(qū)動(dòng)器、閥門等)之間的通信問(wèn)題。本文采用profibus-dp實(shí)現(xiàn)了西門
關(guān)鍵字：通訊無(wú)線網(wǎng)絡(luò) plc profibus-dp 通信互連通信基礎(chǔ)

基于CPLD的LED點(diǎn)陣顯示控制器

在系統(tǒng)可編程技術(shù)（ISP—In System Programming）及其在系統(tǒng)可編程系列器件，是90年代迅速發(fā)展起來(lái)的一種新技術(shù)和新器件。　　現(xiàn)場(chǎng)可編程器件（FPGA和CPLD）等ISP器件無(wú)須編程器，利用器件廠商提供的編程套件，采用自頂而下的模塊化設(shè)計(jì)方法，使用原理圖或硬件描述語(yǔ)言（VHDL）等方法來(lái)描述電路邏輯關(guān)系，可直接對(duì)安裝在目標(biāo)板上的器件編程。它易學(xué)、易用、簡(jiǎn)化了系統(tǒng)設(shè)計(jì)，減小了系統(tǒng)規(guī)模，縮短設(shè)計(jì)周期，降低了生產(chǎn)設(shè)計(jì)成本，從而給電子產(chǎn)品的設(shè)計(jì)和生產(chǎn)帶來(lái)了革命性的變化。　　1、系統(tǒng)結(jié)構(gòu)
關(guān)鍵字：工業(yè)控制 FPGA CPLD LED 伺服控制

基于DSP和CPLD的智能相機(jī)系統(tǒng)設(shè)計(jì)與研制

作者結(jié)合DSP技術(shù)、CPLD/FPGA技術(shù)，以及圖像處理技術(shù)、傳感器技術(shù)等，開發(fā)設(shè)計(jì)出一種實(shí)用的嵌入式實(shí)時(shí)圖像處理系統(tǒng)――工業(yè)用智能相機(jī)，實(shí)現(xiàn)了產(chǎn)品質(zhì)量的自動(dòng)檢測(cè)和分類。
關(guān)鍵字：德州儀器系統(tǒng) 設(shè)計(jì) 研制相機(jī) 智能 DSP CPLD 基于

PowerPC和Dallas的時(shí)鐘芯片接口設(shè)計(jì)

　　摘要：分析摩托羅位的PowerPC系列處理器和Dallas的實(shí)時(shí)時(shí)鐘芯片的時(shí)序，并詳細(xì)給出一種較為實(shí)用的接口設(shè)計(jì)方法。關(guān)鍵詞：實(shí)時(shí)時(shí)鐘 CPLD PowerPC 地址/數(shù)據(jù)復(fù)用　　在通信領(lǐng)域，摩托羅位的PowerPC（如MPC850、MPC860、MPC8260等）的應(yīng)用越來(lái)越廣泛。由于這些嵌入式CPU上集成著豐富的通信資源（如快速以太網(wǎng)接口、多個(gè)串口等），而且有較高的運(yùn)行速度和較低的價(jià)位，故在一些遠(yuǎn)程測(cè)控領(lǐng)域的應(yīng)用也越來(lái)越多。同時(shí)在許多系統(tǒng)中都需要實(shí)時(shí)
關(guān)鍵字：實(shí)時(shí)時(shí)鐘 CPLD PowerPC 地址/數(shù)據(jù)復(fù)用 MCU和嵌入式微處理器

基于CPLD／FPGA的出租車計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

1 引言　　隨著EDA技術(shù)的發(fā)展及大規(guī)?？删幊踢壿嬈骷﨏PLD／FPGA的出現(xiàn)，電子系統(tǒng)的設(shè)計(jì)技術(shù)和工具發(fā)生了巨大的變化，通過(guò)EDA技術(shù)對(duì)CPLD／FP-GA編程開發(fā)產(chǎn)品，不僅成本低、周期短、可靠性高，而且可隨時(shí)在系統(tǒng)中修改其邏輯功能。本文介紹了一種以Altera公司可編程邏輯器件EP1K30TC144-3為控制核心，附加一定外圍電路組成的出租車計(jì)費(fèi)器系統(tǒng)。　　2 系統(tǒng)總體結(jié)構(gòu) 　　基于CPLD的出租車計(jì)費(fèi)器的組成如圖1所示。各部分主要功能包括：信號(hào)輸入模塊對(duì)車輪傳感器傳送的脈沖信號(hào)進(jìn)行計(jì)數(shù)(
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) CPLD FPGA 計(jì)費(fèi)器嵌入式

基于CPLD的PSK系統(tǒng)設(shè)計(jì)

1 引言　　現(xiàn)代通信系統(tǒng)要求通信距離遠(yuǎn)、通信容量大、傳輸質(zhì)量好。作為其關(guān)鍵技術(shù)之一的調(diào)制解調(diào)技術(shù)一直是人們研究的一個(gè)重要方向[5]。從模擬調(diào)制到數(shù)字調(diào)制，從二進(jìn)制發(fā)展到多進(jìn)制調(diào)制，雖然調(diào)制方式多種多樣，但都是朝著使通信系統(tǒng)更高速、更可靠的方向發(fā)展。一個(gè)系統(tǒng)的通信質(zhì)量，很大程度上依賴于所采用的調(diào)制方式。因此，對(duì)調(diào)制方式的研究，將直接決定著通信系統(tǒng)質(zhì)量的好壞[1]。　　復(fù)雜可編程邏輯器件（CPLD）結(jié)合了專用集成電路和DSP的優(yōu)勢(shì)，既具有很高的處理速度，又具有一定的靈活性。因此，基于CPLD的數(shù)字調(diào)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) CPLD PSK 調(diào)制解調(diào) VHDL 嵌入式

CPLD與絕對(duì)式編碼器高速通信在高精度高速伺服單元中的應(yīng)用

摘要：本文論述高精高速伺服單元中的CPLD與高精度的絕對(duì)式編碼器之間如何實(shí)現(xiàn)高速通信。關(guān)鍵詞： CPLD；絕對(duì)式編碼器；通信引言目前國(guó)內(nèi)數(shù)控機(jī)床中的伺服電機(jī)一般都是配套增量式編碼器，而增量式編碼器的精度并不太高且輸出的是并行信號(hào)，欲提高其精度就必然要增大編碼器的設(shè)計(jì)難度和增多并行信號(hào)的輸出，這樣就不利于伺服單元與編碼器的長(zhǎng)距離通信。而采用絕對(duì)式編碼器，除了其精度比增量式編碼器高幾倍以外，其信號(hào)的輸入輸出都采用高速串行通信，節(jié)省了通信線路便于長(zhǎng)距離的通信。在編碼器的另一端，采用CP
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 0707_A 雜志_設(shè)計(jì)天地 CPLD 絕對(duì)式編碼器通信

一種基于CPLD的曼徹斯特編解碼器設(shè)計(jì)

引言　　雖然計(jì)算機(jī)通信的方法和手段多種多樣，但都必須依靠數(shù)據(jù)通信技術(shù)。數(shù)據(jù)通信就是將數(shù)據(jù)信號(hào)加到數(shù)據(jù)傳輸信道上進(jìn)行傳輸，并在接收點(diǎn)將原始發(fā)送的數(shù)據(jù)正確地恢復(fù)過(guò)來(lái)。由于計(jì)算機(jī)產(chǎn)生的一般都是數(shù)字信號(hào)，因此計(jì)算機(jī)之間的通信實(shí)際上都屬于數(shù)據(jù)通信。曼徹斯特碼編解碼器是1553B總線接口中不可缺少的重要組成部分。曼徹斯特碼編解碼器設(shè)計(jì)的好壞直接影響總線接口的性能。在數(shù)控測(cè)井系統(tǒng)和無(wú)線監(jiān)控等領(lǐng)域，曼徹斯特碼編解碼器都有廣泛應(yīng)用。 1 數(shù)據(jù)通信系統(tǒng)結(jié)構(gòu) 　　　圖1所示是數(shù)據(jù)通信系統(tǒng)的基本構(gòu)成。在計(jì)算機(jī)通信中
關(guān)鍵字： CPLD 曼徹斯特嵌入式系統(tǒng) 單片機(jī) 嵌入式

用CPLD實(shí)現(xiàn)DSP2407A與S3C4480的通信

本設(shè)計(jì)以Xilinx公司的XC95108為例，通過(guò)在CPLD中開辟2塊獨(dú)立的SRAM區(qū)域(各1字節(jié))來(lái)實(shí)現(xiàn)DSP2407A與S3C4480的并行通信。
關(guān)鍵字： S3C4480 2407A CPLD 2407