dsp+fpga 文章進(jìn)入dsp+fpga技術(shù)社區(qū)

基于DSP的導(dǎo)彈仿真器嵌入式組件設(shè)計

設(shè)計開發(fā)“導(dǎo)彈仿真器嵌入式組件”是成功完成某型產(chǎn)品設(shè)計定型的一項核心環(huán)節(jié)。
關(guān)鍵字：組件設(shè)計嵌入式仿真器 DSP 導(dǎo)彈基于

基于DSP的開關(guān)磁阻電機(jī)驅(qū)動系統(tǒng)的設(shè)計

根據(jù)SRM工作原理，設(shè)計了基于DSP56F805的三相（6/4）SRM雙閉環(huán)驅(qū)動系統(tǒng)。分析了一種三相SRM起動方法，對速度和電流環(huán)分別采用了積分分離PI控制算法和增量式PID控制算法。
關(guān)鍵字：驅(qū)動系統(tǒng) 設(shè)計電機(jī) 磁阻 DSP 開關(guān) 基于

基于FPGA和RTOS的嵌入式碼流分析設(shè)計方案

　　針對傳統(tǒng)數(shù)字視頻廣播系統(tǒng)碼流分析儀價格昂貴、使用不方便的問題，本文提出一種性價比較好的補(bǔ)充設(shè)計方案，它以通用的FPGA和RTOS為基礎(chǔ)、基于嵌入式硬件平臺來實現(xiàn)碼流分析功能。文中還闡述了碼流采集、碼流分析和信息顯示等多項關(guān)鍵技術(shù)。　　碼流分析儀可用作數(shù)字電視設(shè)備的調(diào)試工具，如檢測MPEG編碼器、復(fù)用器、調(diào)制解調(diào)器等設(shè)備的輸入輸出碼流是否符合MPEG-2/數(shù)字電視廣播(DVB)標(biāo)準(zhǔn)等。作為標(biāo)準(zhǔn)檢驗設(shè)備，碼流分析儀是整個數(shù)字電視系統(tǒng)的不可缺少的重要設(shè)備。實際使用中的數(shù)字電視集成系統(tǒng)是一項龐大、復(fù)
關(guān)鍵字：嵌入式碼流分析 FPGA RTOS

基于DSP的彩色TFT-LCD數(shù)字圖像顯示技術(shù)研究

　　隨著計算機(jī)技術(shù)的飛速發(fā)展，嵌入式圖像系統(tǒng)廣泛應(yīng)用于辦公設(shè)備、制造和流程設(shè)計、醫(yī)療、監(jiān)控、衛(wèi)生設(shè)備、交通運(yùn)輸、通信、金融銀行系統(tǒng)和各種信息家電中。所謂嵌入式圖像系統(tǒng)，指以圖像應(yīng)用為中心，以計算機(jī)技術(shù)為基礎(chǔ)，軟件、硬件可裁減，對功能、可靠性、成本、體積、功耗等嚴(yán)格要求的專用計算機(jī)系統(tǒng)。嵌入式圖像系統(tǒng)對圖像顯示技術(shù)提出了各種嚴(yán)格要求，必須選擇合適的顯示器，設(shè)計出合理的顯示控制方法。　　系統(tǒng)硬件設(shè)計　　本系統(tǒng)要構(gòu)建一個嵌入式、高速、低功耗、低成本的圖像顯示硬件平臺，要求能真彩顯示靜態(tài)或動態(tài)彩色圖像。為
關(guān)鍵字： DSP TFT-LCD 數(shù)字圖像顯示技術(shù) 嵌入式 CPLD

用FPGA實現(xiàn)多路PWM輸出的接口設(shè)計與仿真

0 引言　　在許多嵌入式系統(tǒng)的實際應(yīng)用中，需要擴(kuò)展FPGA(現(xiàn)場可編程門陣列)模塊，將CPU實現(xiàn)有困難或?qū)崿F(xiàn)效率低的部分用FPGA實現(xiàn)，如數(shù)字信號處理、硬件數(shù)字濾波器、各種算法等，或者利用FPGA來擴(kuò)展I／O接口，如實現(xiàn)多路PWM(脈寬調(diào)制)輸出、實現(xiàn)PCI接口擴(kuò)展等。通過合理的系統(tǒng)軟硬件功能劃分，結(jié)合優(yōu)秀高效的FPGA設(shè)計，整個嵌入式系統(tǒng)的效率和功能可以得到最大限度的提高。　　在電機(jī)控制等許多應(yīng)用場合，需要產(chǎn)生多路頻率和脈沖寬度可調(diào)的PWM波形。本文用Altera公司FPGA產(chǎn)品開發(fā)工具Quar
關(guān)鍵字： FPGA 邏輯仿真 PWM

NI推出新型可自定義的I/O模塊

　　美國國家儀器有限公司（簡稱NI）推出4種用于PXI平臺的新型R系列?I/O模塊，這些模塊都配備了高性能的Xilinx?Virtex?-5現(xiàn)場可編程門陣列(FPGA)芯片。NI?PXI-7841R,?PXI-7842R,?PXI-7851R?和PXI-7852R模塊具有8個模擬輸入、8個模擬輸出和96個數(shù)字I/O通道，而且模擬輸入的速率比以前版本的R系列設(shè)備快3.5倍以上。這些新型模塊為工程師和科學(xué)家們提供了即時可用的硬件；不僅如此，這
關(guān)鍵字： NI I/O模塊 FPGA LabVIEW

Altera發(fā)布業(yè)界首款40nmFPGA

　　Altera公司近日發(fā)布了業(yè)界首款40nmFPGA(現(xiàn)場可編程門陣列)和HardCopyASIC(專用集成電路)。兩者都提供收發(fā)器，在密度、性能和低功耗上遙遙領(lǐng)先。　　StratixIV系列有680K邏輯單元，比Altera的StratixIII系列高兩倍，是目前市場上密度最大的FPGA。器件滿足了眾多市場對各種高端應(yīng)用的需求，例如無線和有線通信、廣播和ASIC原型開發(fā)等。
關(guān)鍵字： Altera 40nm FPGA

基于DSP和USB技術(shù)的數(shù)據(jù)采集與處理系統(tǒng)

采用DSP(數(shù)字信號處理器)作為控制器，而采用USB(通用串行總線)和上位機(jī)相連接將是數(shù)據(jù)采集處理系統(tǒng)的一種可能的發(fā)展趨勢。
關(guān)鍵字：處理理系數(shù)據(jù)采集技術(shù) DSP USB 基于

IPTV生態(tài)系統(tǒng)和基于DSP的IP機(jī)頂盒設(shè)計

　　隨著IPTV市場準(zhǔn)備起飛，競爭生態(tài)系統(tǒng)數(shù)量的增加意味著STB開發(fā)商必須保持他們的實現(xiàn)方案選項具備開放性。　　未來幾年，由電信業(yè)務(wù)提供商推動的IPTV市場(利用互聯(lián)網(wǎng)協(xié)議傳輸數(shù)字電視)有望形成規(guī)模。然而，目前該市場陷入了各種硬件和軟件解決方案的競爭之中，不同種類的壓縮技術(shù)非常復(fù)雜，并與家庭網(wǎng)絡(luò)應(yīng)用存在潛在的融合。這些因素使工程師在設(shè)計IP機(jī)頂盒的時候面臨決策困難，所以原始設(shè)備制造商(OEM)需要選擇處理技術(shù)，以使他們保持實現(xiàn)方案選項的開放性。　　作為傳輸方案的焦點，STB必須能夠適應(yīng)它要部署的特
關(guān)鍵字： IPTV STB DSP 機(jī)頂盒視頻編碼 VOD

基于FPGA的PCB測試機(jī)硬件電路設(shè)計

　　引言　　PCB 光板測試機(jī)基本的測試原理是歐姆定律，其測試方法是將待測試點間加一定的測試電壓，用譯碼電路選中PCB 板上待測試的兩點，獲得兩點間電阻值對應(yīng)的電壓信號，通過電壓比較電路，測試出兩點間的電阻或通斷情況。重復(fù)以上步驟多次，即可實現(xiàn)對整個電路板的測試。　　由于被測試的點數(shù)比較多，一般測試機(jī)都在2048點以上，測試控制電路比較復(fù)雜，測試點的查找方法以及切換方法直接影響測試機(jī)的測試速度，本文研究了基于FPGA的硬件控制系統(tǒng)設(shè)計。　　硬件控制系統(tǒng) 　　測試過程是在上位計算機(jī)的控制下
關(guān)鍵字： FPGA PCB 硬件電路測試機(jī)

基于最佳接收的UART的設(shè)計與實現(xiàn)

　　在嵌入式系統(tǒng)設(shè)計中常使用通用異步接收和發(fā)送器UART(Universal Asynchronous Receiver/Transmitter)實現(xiàn)系統(tǒng)控制信息或低速數(shù)據(jù)信息的傳輸，而UART所采用的奇偶校驗方式不具備前向糾錯能力，檢錯能力也有限，所以在設(shè)計UART時要盡可能提高其抗干擾能力，以加強(qiáng)系統(tǒng)的可靠性。　　1 基于最佳接收的UART 　　目前UART中的接收器多采用如圖1所示的設(shè)計。　　同步模塊
關(guān)鍵字： UART 最佳接收 FPGA 同步模塊邏輯優(yōu)化

用雙端口RAM實現(xiàn)與PCI總線接口的數(shù)據(jù)通訊

　　采用雙端口RAM實現(xiàn)DSP與PCI總線芯片之間的數(shù)據(jù)交換接口電路。　　提出了一種使用CPLD解決雙端口RAM地址譯碼和PCI接口芯片局部總線仲裁的的硬件設(shè)計方案，并給出了PCI總線接口芯片寄存器配置實例，介紹了軟件包WinDriver開發(fā)設(shè)備驅(qū)動程序的具體過程。　　隨著計算機(jī)技術(shù)的不斷發(fā)展，為滿足外設(shè)間以及外設(shè)與主機(jī)間的高速數(shù)據(jù)傳輸，Intel公司于1991年提出了PCI總線概念。PCI總線是一種能為主CPU及外設(shè)提供高性能數(shù)據(jù)通訊的總線，其局部總線在33MHz總線時鐘、32位數(shù)據(jù)通路時，數(shù)據(jù)
關(guān)鍵字： RAM DSP PCI總線 CPLD 數(shù)據(jù)通訊

FPGA競爭好像在演戲（下）

　　你是否有過這樣的經(jīng)歷：見到一個人后，整個世界一下子明亮起來。所謂的“華堂升輝”、人們所說的“光彩照人”，連又聾又瞎的海倫?凱勒都說“點亮了我心中的明燈”。　　如果你還沒有這樣的經(jīng)歷，建議你去接觸一下FPGA界的人士吧！在半導(dǎo)體業(yè)的星光大道上，F(xiàn)PGA行業(yè)絕對是個群星燦爛的領(lǐng)域。激發(fā)你獲得靈感。　　筆者多年前去美國參加一個會議，整日浸泡在英語的海洋中，非常boring。因此當(dāng)采訪了A公司和Q公司的市場人員，深受震撼。他們都是高大健美，高高的鼻梁，深邃的眼睛，年齡三、四十，你隨便提
關(guān)鍵字： FPGA 半導(dǎo)體

基于DSP和USB的高速數(shù)據(jù)采集與處理系統(tǒng)設(shè)計

介紹了一種基于DSP與USB的高速數(shù)據(jù)采集與處理系統(tǒng)，包括整個系統(tǒng)的硬件設(shè)計與軟件設(shè)計。DSP控制整個系統(tǒng)完成CCD信號采集并進(jìn)行小波變換去噪處理，F(xiàn)PGA協(xié)同DSP實現(xiàn)整個系統(tǒng)的地址譯碼和邏輯控制。主機(jī)應(yīng)用程序通過USB完成與DSP的數(shù)據(jù)通信，實現(xiàn)整個采集的控制和數(shù)據(jù)顯示。這種高速的數(shù)據(jù)采集與處理系統(tǒng)，可廣泛地應(yīng)用于各種智能儀表、自動化控制設(shè)備中，有著非常好的市場應(yīng)用前景。
關(guān)鍵字：處理理系設(shè)計數(shù)據(jù)采集高速 DSP USB 基于

基于DSP的DGPS導(dǎo)航定位系統(tǒng)的設(shè)計與實現(xiàn)

介紹了DCPS導(dǎo)航定位系統(tǒng)的工作原理，提出了一種基于DSP的DGPS系統(tǒng)設(shè)計方案。通過開發(fā)以DSP為核心的軟硬件系統(tǒng)，與GPS接收機(jī)和無線數(shù)據(jù)收發(fā)設(shè)備共同組建了DGPS精確定位系統(tǒng)。
關(guān)鍵字：系統(tǒng) 設(shè)計實現(xiàn) 定位導(dǎo)航 DSP DGPS 基于