dsp+fpga 文章進(jìn)入dsp+fpga技術(shù)社區(qū)

基于FPGA的OQPSK解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn)

根據(jù)軟件無線電的思想，以FPGA器件為核心實(shí)現(xiàn)了OQPSK的解調(diào)，大部分功能由FPGA內(nèi)部資源來實(shí)現(xiàn)。
關(guān)鍵字： OQPSK FPGA 解調(diào)器

基于FPGA的多種分頻設(shè)計(jì)與實(shí)現(xiàn)

引言　　分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來進(jìn)行時(shí)鐘的分頻、倍頻以及相移設(shè)計(jì)，但是，對(duì)于時(shí)鐘要求不太嚴(yán)格的設(shè)計(jì)，通過自主設(shè)計(jì)進(jìn)行時(shí)鐘分頻的實(shí)現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源，再者，這種方式只消耗不多的邏輯單元就可以達(dá)到對(duì)時(shí)鐘操作的目的。 1 整數(shù)分頻器的設(shè)計(jì) 1.1 偶數(shù)倍分頻　　偶數(shù)分頻器的實(shí)現(xiàn)非常簡單，通過計(jì)數(shù)器計(jì)數(shù)就完全可以實(shí)現(xiàn)。如進(jìn)行N倍偶數(shù)分頻，就可以通過由待
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 嵌入式

基于DSP的數(shù)碼相機(jī)中的MPEG-4壓縮

雖然數(shù)碼相機(jī) (DSC) 投入市場(chǎng)僅幾年時(shí)間，但已經(jīng)使消費(fèi)類電子成像業(yè)發(fā)生了翻天覆地的變化。
關(guān)鍵字：壓縮 MPEG-4 數(shù)碼相機(jī) DSP 基于

基于FPGA的以太網(wǎng)視頻廣播接收系統(tǒng)的設(shè)計(jì)

本文介紹了一種實(shí)用的基于FPGA的以太網(wǎng)視頻廣播接收系統(tǒng)，由于采用了FPGA技術(shù)，使得系統(tǒng)結(jié)構(gòu)簡單，可靠性高。
關(guān)鍵字： FPGA 以太網(wǎng) 視頻廣播接收系統(tǒng)

基于DSP的單相精密電源硬件設(shè)計(jì)

以TMS320V33為核心作為信號(hào)生成和處理元件，配以相應(yīng)的外圍電路完成幅度、頻率、相位的控制、報(bào)警、顯示等一系列功能。
關(guān)鍵字：硬件設(shè)計(jì) 電源精密 DSP 單相基于

基于FPGA系統(tǒng)易測(cè)試性的研究

引言　　現(xiàn)代科技對(duì)系統(tǒng)的可靠性提出了更高的要求，而FPGA技術(shù)在電子系統(tǒng)中應(yīng)用已經(jīng)非常廣泛，因此FPGA易測(cè)試性就變得很重要。要獲得的FPGA內(nèi)部信號(hào)十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計(jì)調(diào)試和檢驗(yàn)變成設(shè)計(jì)中最困難的一個(gè)流程。另一方面，當(dāng)前幾乎所有的像CPU、DSP、ASIC等高速芯片的總線，除了提供高速并行總線接口外，正迅速向高速串行接口的方向發(fā)展，F(xiàn)PGA也不例外。每一條物理鏈路的速度從600 Mbps到10 Gbps，高速I／O的測(cè)試和驗(yàn)證更成為傳統(tǒng)專注于FPG
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 測(cè)試測(cè)量 FPGA 測(cè)試測(cè)量

如何采用FPGA協(xié)處理器實(shí)現(xiàn)算法加速

本文主要研究了代碼加速和代碼轉(zhuǎn)換到硬件協(xié)處理器的方法。
關(guān)鍵字： FPGA 協(xié)處理器算法

杭州晟元推出基于DSP的指紋識(shí)別芯片

杭州晟元芯片技術(shù)有限公司利用其在圖像處理和指紋識(shí)別領(lǐng)域的先進(jìn)技術(shù)推出了一款高性能DSP控制器――PS1802全內(nèi)置DSP-SOC芯片。該芯片典型工作頻率為120Hz，峰值處理能力高達(dá)480MIPS，內(nèi)嵌156KBRAM及96KBROM，外圍接口豐富包括USB、UART、SPI、I2C等，峰值功耗低于150mW，采用64LQFP封裝，廣泛應(yīng)用于工業(yè)控制、圖像處理等領(lǐng)域，非常適合于指紋生物識(shí)別，并獲得多項(xiàng)國家發(fā)明專利。 &nb
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DSP 指紋識(shí)別芯片嵌入式

基于FPGA的UARTl6550的設(shè)計(jì)

1 引言　　UART(Universal Asynchronous Receiver/Transmitter，通用異步收發(fā)器)是用于控制CPU與串行設(shè)備通信的芯片，將由CPU傳送過來的并行數(shù)據(jù)轉(zhuǎn)換為輸出的串行數(shù)據(jù)流。將系統(tǒng)外部來的串行數(shù)據(jù)轉(zhuǎn)換為字節(jié)，供系統(tǒng)內(nèi)部使用并行數(shù)據(jù)的器件使用。他可以在輸出的串行數(shù)據(jù)流中加人奇偶校驗(yàn)位和啟停標(biāo)記，并對(duì)從外部接收的數(shù)據(jù)流進(jìn)行奇偶校驗(yàn)以及刪除啟停標(biāo)記。常見UART主要有INS8250，PC16450和PCI6550，其中16550發(fā)送和接收都帶有16 B的FIFO
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA UARTl6550 嵌入式

基于DSP的SPWM直接面積等效算法的分析與實(shí)現(xiàn)

變頻技術(shù)作為現(xiàn)代電力電子的核心技術(shù),集現(xiàn)代電子、信息和智能技術(shù)于一體。針對(duì)工頻(我國為50 Hz)并非是所有用電設(shè)備的最佳工作頻率，因而導(dǎo)致許多設(shè)備長期處于低效率、低功率因數(shù)運(yùn)行的現(xiàn)狀,變頻控制提供了一種成熟、應(yīng)用面廣的高效節(jié)能新技術(shù)。　　而SPWM（正弦波脈寬調(diào)制）波的產(chǎn)生和控制則是變頻技術(shù)的核心之一。開始的SPWM生成技術(shù)是采用模擬電路構(gòu)成三角波和正弦波發(fā)生電路，用比較器來確定他們的交點(diǎn)。這種方法電路復(fù)雜，精度較差，早已淘汰。后來人們采用單片機(jī)和微機(jī)生成SPWM波，但受硬件計(jì)算速度和算法計(jì)算量的
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DSP SPWM 嵌入式

基于FPGA的可擴(kuò)展高速FFT處理器的設(shè)計(jì)與實(shí)現(xiàn)

本文提出了基于FPGA實(shí)現(xiàn)傅里葉變換點(diǎn)數(shù)可靈活擴(kuò)展的流水線FFT處理器的結(jié)構(gòu)設(shè)計(jì)以及各功能模塊的算法實(shí)現(xiàn)
關(guān)鍵字： FPGA FFT 處理器

Improv Systems幫助中國清華大學(xué)啟動(dòng)先進(jìn)的DSP設(shè)計(jì)計(jì)劃

北京音視潮半導(dǎo)體技術(shù)有限公司宣布一筆重大捐贈(zèng)，及參加清華大學(xué)微電子研究所的聯(lián)合教學(xué)和科研計(jì)劃。通過該協(xié)議，音視潮公司捐贈(zèng)其全套DSP環(huán)境即Jazz™ Composer Tool Suite，用于開設(shè)一個(gè)實(shí)驗(yàn)室，在先進(jìn)的媒體處理半導(dǎo)體設(shè)計(jì)的最新方法方面培訓(xùn)學(xué)生。此外，音視潮公司在當(dāng)年即參加微電子研究所“先進(jìn)DSP體系結(jié)構(gòu)和設(shè)計(jì)”研究生課程的教學(xué)，并為參加科研項(xiàng)目的教員、實(shí)驗(yàn)室工作人員和研究生提供DSP講座。　　清華大學(xué)計(jì)劃在今年秋季開始的新學(xué)年開設(shè)一個(gè)
關(guān)鍵字： DSP 單片機(jī) 嵌入式系統(tǒng) 清華大學(xué)

FPGA的DSP性能揭秘

“今天，F(xiàn)PGA越來越多地應(yīng)用在多種DSP中。我們預(yù)計(jì)這一趨勢(shì)在未來幾年會(huì)更加明顯?！泵绹{(diào)查機(jī)構(gòu)Berkeley設(shè)計(jì)技術(shù)公司做了上述預(yù)測(cè)。以Xilinx和Altera為主的兩大FPGA廠商多年前就涉足了DSP應(yīng)用領(lǐng)域，近一、兩年，隨著3G通信、視頻成像等領(lǐng)域的發(fā)展，F(xiàn)PGA for DSP(FPGA的DSP)再次成為了熱點(diǎn)。為什么會(huì)用FPGA做DSP？Xilinx中國區(qū)運(yùn)營總經(jīng)理吳曉東從DSP的概念上進(jìn)行了分析：DSP表示數(shù)字信號(hào)處理器，也可以表示為數(shù)字信號(hào)處理—并不代表某一種芯片。實(shí)際上，數(shù)字信號(hào)處理
關(guān)鍵字： 0706_A DSP FPGA 單片機(jī) 嵌入式系統(tǒng) 雜志_專題

FPGA for DSP的精彩問答

問：現(xiàn)在DSP跟微處理器結(jié)合的情況比較多，實(shí)現(xiàn)DSP功能的FPGA是否也要和微處理器合作？答：現(xiàn)在90%以上的FPGA都運(yùn)用在處理器上，這也正是FPGA這方面的優(yōu)勢(shì)。你可以用FPGA的邏輯搭建一個(gè)軟處理器，也可以選用具有內(nèi)嵌硬處理器的產(chǎn)品。因此，可以很容易在FPGA上實(shí)現(xiàn)微處理器的性能。問：FPGA已經(jīng)能夠?qū)崿F(xiàn)DSP，為何還要專門開發(fā)為DSP應(yīng)用的FGPA？答：首先，所有的FPGA都有乘法器，如果你可以拿這些乘法器做數(shù)字信號(hào)處理，但是不是最優(yōu)化的。例如，如果你選擇Xilinx Spartan的產(chǎn)品，你
關(guān)鍵字： 0706_A DSP FPGA 單片機(jī) 嵌入式系統(tǒng) 雜志_專題

基于GIO／FVID的DSP視頻處理驅(qū)動(dòng)程序

以基于TI公司TMS320F2812 DSP的視頻處理系統(tǒng)為例，在DSP／BIOS的基礎(chǔ)上設(shè)計(jì)GTO／FVID模型的視頻設(shè)備底層驅(qū)動(dòng)程序，為高層應(yīng)用程序開發(fā)人員提供方便的API接口函數(shù)來操作底層視頻設(shè)備，提高了視頻處理系統(tǒng)的開發(fā)效率。
關(guān)鍵字：處理驅(qū)動(dòng)程序視頻 DSP GIO FVID 基于