3. 

        <meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>
          


          
	
  	
          
	
          
		首頁　 
		資訊　 
		商機 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會展　 
		EETV　 
		百科 　
		問答　 
		電路圖　 
		工程師手冊 　
		Datasheet　
		100例 　
		活動中心　 
		E周刊閱讀 　
		樣片申請
	
          




          
	EEPW首頁 >> 
	主題列表 >> 
	fifo
          

          
	
          
    	
          
    	  	
          
              	
                                
          
                  

                                
          
                    
          基于FPGA的FIFO設(shè)計和應(yīng)用
          
                                                            
            
                    	
          • 為實現(xiàn)目標識別與跟蹤的應(yīng)用目的，在基于TMS320DM642的FIFO基礎(chǔ)上擴展存儲空間，提出一種基于FPGA實現(xiàn)SDRAM控制器的方法。分析所用SDRAM的特點和工作原理，介紹FPGA中SDRAM控制器的組成和工作流程，給出應(yīng)用中讀SDRAM的時序圖。FPGA采用模塊化設(shè)計，增強SDRAM控制器的通用性，更方便地滿足實際需求。
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA  FIFO                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          FPGA異步FIFO設(shè)計中的問題與解決辦法
          
                                                            
            
                    	
          •     隨著數(shù)字電子系統(tǒng)設(shè)計規(guī)模的擴大，一些實際應(yīng)用系統(tǒng)中往往含有多個時鐘，數(shù)據(jù)不可避免地要在不同的時鐘域之間傳遞。如何在異步時鐘之間傳輸數(shù)據(jù)，是數(shù)據(jù)傳輸中一個至關(guān)重要的問題，而采用FIFO正是解決這一問題的
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA  FIFO                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          ADS8323與高速FIFO接口電路的CPLD實現(xiàn)
          
                                                            
            
                    	
          • 本文采用CPLD實現(xiàn)了AD芯片、高速FIFO存儲器以及MCU之間的接口電路。實驗表明，該電路工作穩(wěn)定可靠，且通用性強，易于移植到其它數(shù)據(jù)采集系統(tǒng)中。同時，QuartusII等嵌入式技術(shù)的使用，簡化了開發(fā)流程，提高了設(shè)計效率。目前，該電路已成功應(yīng)用于某數(shù)據(jù)采集系統(tǒng)中。
            • 
                    	                        
          • 關(guān)鍵字：
                        8323  FIFO  CPLD  ADS                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          多路數(shù)據(jù)采集系統(tǒng)中FIFo的設(shè)計
          
                                                            
            
                    	
          • 摘 要：首先介紹了多路數(shù)據(jù)采集系統(tǒng)的總體設(shè)計、FIFO芯片IDT7202。然后分別分析了FIFO與CPLD、AD接口的設(shè)計方法。由16位模數(shù)轉(zhuǎn)換芯片AD976完成模擬量至位數(shù)字量的轉(zhuǎn)換，由ATERA公司的可編程邏輯器件EPM7256A完成對數(shù)
            • 
                    	                        
          • 關(guān)鍵字：
                        FIFo  多路數(shù)據(jù)采集  系統(tǒng)                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          一種基于DDR高速圖像緩存的實現(xiàn)
          
                                                            
                                        
            
                    	
          • 隨著半導體傳感器技術(shù)的發(fā)展，在實際應(yīng)用中越來越多地用到了高幀頻、大面陣的CCD相機以獲取高質(zhì)量、高分辨率的圖像數(shù)據(jù)。以分辨率為1K×1K、幀頻為200f/s、8bit灰度級的相機為例，其圖像數(shù)據(jù)流速率就將高達200MB/s，
            • 
                    	                        
          • 關(guān)鍵字：
                        實現(xiàn)  圖像  高速  DDR  基于  DDR存儲控制器  高速緩存  FIFO                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          LCD控制器的設(shè)計和實現(xiàn)
          
                                                            
                                        
            
                    	
          • 1. 引言
            隨著液晶技術(shù)的日益成熟,液晶顯示器在顯示技術(shù)中得到了越來越廣泛的應(yīng)用.當前LCD顯示技術(shù)已經(jīng)成為新一代平板技術(shù)顯示技術(shù)的主流.LCD顯示屏幕主要包括液晶屏幕,驅(qū)動電路以及控制驅(qū)動電路的系統(tǒng)。我們設(shè)計的L
            • 
                    	                        
          • 關(guān)鍵字：
                        實現(xiàn)  設(shè)計  控制器  LCD  LCD  驅(qū)動電路  仿真工具  3G  ARM  FIFO  MCU                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于FIFO的DDC與DSP高速數(shù)據(jù)傳輸實現(xiàn)
          
                                                            
                                        
            
                    	
          • 軟件無線電數(shù)字中頻接收機通常采用可編程數(shù)字下變頻器DDC和DSP的實現(xiàn)方案。中頻模擬信號通過A/D數(shù)字化，送入DDC混頻、抽取濾波處理，DSP接收到的是DDC輸出的低速零中頻信號，其后的解調(diào)、譯碼、信號識別等算法都可以
            • 
                    	                        
          • 關(guān)鍵字：
                        數(shù)據(jù)傳輸  實現(xiàn)  高速  DSP  FIFO  DDC  基于  FIFO  DDC  DSP                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          PCI 9054性能分析及外部FIFO的擴充
          
                                                            
            
                    	
          • PCI總線是Intel公司推出的一種高性能局部總線,其數(shù)據(jù)總線為32位,且可擴展為64位,最大數(shù)據(jù)傳輸速率為132～264MB/s,是目前使用非常普遍的一種總線。因PCI 協(xié)議比較復雜,較難掌握,故PCI總線擴展卡的開發(fā)較ISA總線等其它
            • 
                    	                        
          • 關(guān)鍵字：
                        9054  FIFO  PCI  性能分析                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于S12單片機的循跡小車視覺系統(tǒng)設(shè)計與優(yōu)化
          
                                                            
                    
          
                
          
                                
          
                    
          基于DSP的高速數(shù)據(jù)采集與處理系統(tǒng)
          
                                                            
                                        
            
                    	
          • 基于DSP的高速數(shù)據(jù)采集與處理系統(tǒng),在電子測量中,常常需要對高速信號進行采集與處理。例如,在光傳感技術(shù)中,對光脈沖散射信號的測量;在雷達工程中,對電磁脈沖信號的測量等,就需要對高速信號進行采集與處理,而且對此類高速信號的測量,往往對數(shù)據(jù)采集與處
            • 
                    	                        
          • 關(guān)鍵字：
                        處理  理系  數(shù)據(jù)采集  高速  DSP  基于  DSP  高速A/D  FIFO  異步串行通訊                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于FPGA的IPV6數(shù)字包的拆裝實現(xiàn)
          
                                                            
            
                    	
          • 筆者在參加國家“863”重大專題項目“高速密碼芯片及驗證平臺系統(tǒng)”的過程中，遇到了將IPV6數(shù)據(jù)包的包頭...
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA  IPV6  FIFO                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于FPGA的多路數(shù)字量采集模塊設(shè)計
          
                                                            
                                        
            
                    	
          • 　　1 引言
　　測控系統(tǒng)常常需要處理所采集到的各種數(shù)字量信號。通常測控系統(tǒng)采用通用MCU完成系統(tǒng)任務(wù)。但當系統(tǒng)中采集信號量較多時，僅依靠MCU則難以完成系統(tǒng)任務(wù)。針對這一問題，提出一種基于FPGA技術(shù)的多路數(shù)字量采集模塊。利用FPGA的I／O端口數(shù)多且可編程設(shè)置的特點，配以VHDL編寫的FPGA內(nèi)部邏輯，實現(xiàn)采集多路數(shù)字量信號。
　　2 模塊設(shè)計方案
　　2.1 功能要求
　　該數(shù)字量采集模塊主要功能是采集輸入的36路數(shù)字及脈沖信號，并將編幀后的信號數(shù)據(jù)上傳給上位機，上位機經(jīng)解包處理后顯示信號相
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA  數(shù)字量采集  測控  USB單片機  MCU  FIFO                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于短時能量和短時過零率的VAD算法及其FPGA實現(xiàn)
          
                                                            
                                        
            
                    	
          • 　　語音激活檢測VAD（Voice Activity Detection）是一種通過特定的判決準則判斷語音中出現(xiàn)的停頓和靜默間隔，檢測出有效語音部分的技術(shù)。運用這種技術(shù)可以在確保語音質(zhì)量的前提下，對不同類別的語音段采用不同的比特數(shù)進行編碼，從而降低語音的編碼速率。由于在雙工移動通信系統(tǒng)中，一方只有35％的時間處于激活狀態(tài)[1]，如何降低靜音期的編碼速率對于減少傳輸帶寬、功率以及容量具有積極的作用，因此VAD技術(shù)在語音通信領(lǐng)域具有重要的使用價值。隨著適合于變比特率語音編碼的CDMA和PRMA等多址技術(shù)的出現(xiàn)
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA  VAD  短時能量  短時過零率  FIFO  濾波器                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          高速數(shù)據(jù)采集系統(tǒng)中的存儲與傳輸控制邏輯設(shè)計
          
                                                            
                                        
            
                    	
          • 　　隨著信息科學的飛速發(fā)展，數(shù)據(jù)采集和存儲技術(shù)廣泛應(yīng)用于雷達、通信、遙測遙感等領(lǐng)域。在高速數(shù)據(jù)采集系統(tǒng)中，由ADC轉(zhuǎn)換后的數(shù)據(jù)需要存儲在存儲器 中，再進行相應(yīng)的處理，保證快速準確的數(shù)據(jù)傳輸處理是實現(xiàn)高速數(shù)據(jù)采集的一個關(guān)鍵。由于高速ADC的轉(zhuǎn)換率很高，而大容量RAM相對ADC輸出速度較慢， 保持高速數(shù)據(jù)存儲過程的可靠性、實時性是一個比較棘手的問題。對于數(shù)據(jù)采集系統(tǒng)中的大容量高速度數(shù)據(jù)存儲、傳輸，本文提出一種基于FPGA的多片RAM實 現(xiàn)高速數(shù)據(jù)的存儲和傳輸?shù)姆桨?，并?yīng)用于1GS/s數(shù)據(jù)采集系統(tǒng)中，實現(xiàn)了以低
            • 
                    	                        
          • 關(guān)鍵字：
                        數(shù)據(jù)采集  存儲  傳輸  ADC  SRAM  RAM  FIFO                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于Verilog HDL的異步FIFO設(shè)計與實現(xiàn)
          
                                                            
                                        
            
                    	
          • 　　在現(xiàn)代IC設(shè)計中，特別是在模塊與外圍芯片的通信設(shè)計中，多時鐘域的情況不可避免。當數(shù)據(jù)從一個時鐘域傳遞到另一個域，并且目標時鐘域與源時鐘域不相關(guān)時，這些域中的動作是不相關(guān)的，從而消除了同步操作的可能性，并使系統(tǒng)重復地進入亞穩(wěn)定狀態(tài)[1]。在有大量的數(shù)據(jù)需要進行跨時鐘域傳輸且對數(shù)據(jù)傳輸速度要求比較高的場合，異步FIFO是一種簡單、快捷的解決方案。
　　異步FIFO用一種時鐘寫入數(shù)據(jù)，而用另外一種時鐘讀出數(shù)據(jù)。讀寫指針的變化動作由不同的時鐘產(chǎn)生。因此，對FIFO空或滿的判斷是跨時鐘域的。如何根據(jù)異步的指針
            • 
                    	                        
          • 關(guān)鍵字：
                        FIFO  異步  Verilog HDL  IC  亞穩(wěn)態(tài)                          
            • 
                   	
          
                    
          
                
          
                                                

                
          
	                
          
		                	
          
	
          
	共124條
	7/9		|‹
			«
														1																2																3																4																5																6																7																8																9							»
			
	
          
		                
          
	               	
          
                
          
        	
          
            
          
        
          
	
          
	
          
  		
          
    		
          
      			
          
          			
          fifo介紹
          
      			
          
		      	
          
		      			      			      	采用FIFO方式時，信息被以所收到的次序進行傳輸。
表示信息存儲的一種數(shù)據(jù)結(jié)構(gòu)，含義是先進入的對象先取出。隊列（Queue ）就是基于這種性質(zhì)實現(xiàn)的。
FIFO( First In First Out)簡單說就是指先進先出。由于微電子技術(shù)的飛速發(fā)展，新一代FIFO芯片容量越來越大，體積越來越小，價格越來越便宜。作為一種新型大規(guī)模集成電路，F(xiàn)IFO芯片以其靈活、方便、高效的特性，逐漸在高速數(shù)據(jù)采		      	[ 查看詳細 ]
		      			      	
          
    		
          
  		
          
  		  		  		  		
  		  		  		
  		  		  		
  		        		  		
  		  		
		
          
	
          
	
          

          

          
        		關(guān)于我們 - 
        		廣告服務(wù) - 
        		企業(yè)會員服務(wù) - 
        		網(wǎng)站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機EEPW
        		
          
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          
        		《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          
      			備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
      		
          
    	
          
  	





          




          



看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人

(function(){
    var bp = document.createElement('script');
    var curProtocol = window.location.protocol.split(':')[0];
    if (curProtocol === 'https') {
        bp.src = 'https://zz.bdstatic.com/linksubmit/push.js';
    }
    else {
        bp.src = 'http://push.zhanzhang.baidu.com/push.js';
    }
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();