3. 

        <meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>
          


          
	
  	
          
	
          
		首頁　 
		資訊　 
		商機 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會展　 
		EETV　 
		百科 　
		問答　 
		電路圖　 
		工程師手冊 　
		Datasheet　
		100例 　
		活動中心　 
		E周刊閱讀 　
		樣片申請
	
          




          
	EEPW首頁 >> 
	主題列表 >> 
	fifo
          

          
	
          
    	
          
    	  	
          
              	
                                
          
                  

                                
          
                    
          FPGA中軟FIFO設計和實現(xiàn)
          
                                                            
            
                    	
          • 異步FIFO是一種在電子系統(tǒng)中得到廣泛應用的器件，文中介紹了一種基于FPGA的異步FIFO設計方法。使用這種方法可以設計出高速、高可靠的異步FIFO。 
            • 
                    	                        
          • 關鍵字：
                        FPGA  FIFO  軟                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          一種基于A／D和DSP的高速數(shù)據(jù)采集技術
          
                                                            
                                        
            
                    	
          • 　　摘要 雷達接收機將雷達回波信號變成中頻信號，數(shù)字信號處理系統(tǒng)對中頻信號采樣和處理。本文介紹一種基于A/D和DSP的中頻信號采集技術;給出數(shù)據(jù)采集系統(tǒng)的原理和框圖，并對A/D與DSP的接口電路進行分析。用FIFO作為兩者之間的接口效果很好;DSP通過CPLD對采樣時序進行控制，可增強系統(tǒng)的靈活性。
　　關鍵詞 A/D DSP 高速數(shù)據(jù)采集 FIFO
　　中頻信號分為和差兩路，高速A/D與DSP組成的數(shù)據(jù)采集系統(tǒng)要分別對這兩路信號進行采集。對于兩路數(shù)據(jù)采集電路，A/D與DSP的接口連接是一樣的。兩個A
            • 
                    	                        
          • 關鍵字：
                        A/D DSP 高速數(shù)據(jù)采集 FIFO                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          一種基于A／D和DSP的高速數(shù)據(jù)采集技術
          
                                                            
                                        
            
                    	
          • 　　摘要 雷達接收機將雷達回波信號變成中頻信號，數(shù)字信號處理系統(tǒng)對中頻信號采樣和處理。本文介紹一種基于A/D和DSP的中頻信號采集技術;給出數(shù)據(jù)采集系統(tǒng)的原理和框圖，并對A/D與DSP的接口電路進行分析。用FIFO作為兩者之間的接口效果很好;DSP通過CPLD對采樣時序進行控制，可增強系統(tǒng)的靈活性。
　　關鍵詞 A/D DSP 高速數(shù)據(jù)采集 FIFO
　　中頻信號分為和差兩路，高速A/D與DSP組成的數(shù)據(jù)采集系統(tǒng)要分別對這兩路信號進行采集。對于兩路數(shù)據(jù)采集電路，A/D與DSP的接口連接是一樣的。兩個A
            • 
                    	                        
          • 關鍵字：
                         A/D DSP 高速數(shù)據(jù)采集 FIFO                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于SRAM和DRAM結構的大容量FIFO的設計
          
                                                            
            
                    	
          • 分別基于Hynix公司的SRAM HY64UDl6322A和DRAM HY57V281620E，介紹了采用兩種不同的RAM結構，通過CPLD來設計并實現(xiàn)大容量FIFO的方法。
            • 
                    	                        
          • 關鍵字：
                        SRAM  DRAM  FIFO  大容量                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于CPLD控制的通用視頻采集模塊
          
                                                            
                    
          
                
          
                                
          
                    
          用FIFO實現(xiàn)A／D與ARM處理器的接口
          
                                                            
            
                    	
          • 介紹如何利用FIFO芯片CY7C4255V實現(xiàn)高速高精度模／數(shù)轉換器AD767l與LPC2200系列ARM處理器的接口。
            • 
                    	                        
          • 關鍵字：
                        FIFO  ARM  處理器  接口                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          射頻定時發(fā)送器基本功能模塊的設計
          
                                                            
            
                    	
          • 引言  射頻定時發(fā)送器是射頻控制模塊中的一個重要組成部分，用于產(chǎn)生需要定時發(fā)送的射頻控制信號：AD_ON(模數(shù)轉換信號)、DA_ON(數(shù)模轉換信號)、APC(自動功率控制信號)、AGC(自動增益控制信號)和AFC(自動頻率控制信號)，再通過選擇兩個SPI接口RF_SPI和AD_SPI把控制信號定時地傳送到射頻發(fā)送模塊。射頻定時發(fā)送器需要完成的四種基本功能分別是：定時發(fā)送、競爭發(fā)送、數(shù)據(jù)采樣時鐘分頻，以及APC_burst模式，如圖1所示，本文將詳細闡述這些基本功能模塊的設計原理。 
 
            • 
                    	                        
          • 關鍵字：
                        嵌入式系統(tǒng)  單片機  射頻  定時發(fā)送器  FIFO  測試工具                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于FPGA的IPV6數(shù)據(jù)包的拆裝實現(xiàn)
          
                                                            
            
                    	
          • 基于FPGA的IPV6數(shù)據(jù)包的拆裝實現(xiàn) 王志遠, 杜詩武, 曲 晶(信息工程學院 信息技術研究所,河南 鄭州 450002)  　　摘　要：介紹了一種運用FPGA將IPV6數(shù)據(jù)包的包頭和數(shù)據(jù)部分分離并重新封裝的方法。利用該方法,可以使IPV6數(shù)據(jù)包的拆裝處理速度達到2Gbit/s以上。 　　關鍵詞：FPGA IPV6數(shù)據(jù)包 拆裝 FIFO 
　　筆者在參與國家“863”重大專題項目“高速密碼芯片及驗證平臺系統(tǒng)”的過程中,遇到了將IPV6數(shù)據(jù)包的包頭和數(shù)據(jù)部分拆開,然后把數(shù)據(jù)部分送密碼芯片進行加
            • 
                    	                        
          • 關鍵字：
                        FIFO  FPGA  IPV6數(shù)據(jù)包  拆裝                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          無線數(shù)據(jù)傳輸后端RFW—D100的原理與應用
          
                                                            
            
                    	
          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
            • 
                    	                        
          • 關鍵字：
                        MCU  藍牙  CPU  FIFO  Wi-Fi                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          利用FPGA實現(xiàn)異步FIFO設計
          
                                                            
            
                    	
          • 本文系統(tǒng)地介紹了一種由數(shù)字信號處理器TMS320C6416、可編程邏輯器件Spartan3E構成的高速數(shù)據(jù)采集系統(tǒng)。
            • 
                    	                        
          • 關鍵字：
                        FPGA  FIFO                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          新的FT2232C型USB UART/FIFO電路的特征及應用
          
                                                            
            
                    	
          • FT2232C是一款USB到UART/FIFO轉換電路。文中介紹FT2232C的特性、工作原理及應用領域，給出該電路在各種不同場合的典型應用電路。
            • 
                    	                        
          • 關鍵字：
                        2232C  FIFO  UART                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          用FIFO實現(xiàn)高速模數(shù)轉換器與TMS320C6000系列DSP的
          
                                                            
            
                    	
          • 說明了如何使用CY7C4265-10AC FIFO來實現(xiàn)TMS320C6205與AD904AST模數(shù)轉換器的接口，詳細介紹了TMS320C6205讀取FIFO中數(shù)據(jù)的速度以及如何設置EMIF的CExCTL寄存器的接口時序。
            • 
                    	                        
          • 關鍵字：
                        C6000  FIFO  320C                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于PCI總線的高速實時數(shù)據(jù)采集系統(tǒng)
          
                                                            
            
                    	
          • 摘    要：本文介紹了一種基于PCI總線的高速實時數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)方法，主要討論了高速數(shù)據(jù)采集的存儲與傳輸?shù)挠布鉀Q方案，以及該系統(tǒng)的控制邏輯的實現(xiàn)，最后給出了控制邏輯仿真波形。關鍵詞：PCI總線；CPCI總線；高速實時數(shù)據(jù)采集；FIFO；CPLD
引言目前的大多數(shù)雷達信號處理機都是采用自定義總線，不具有通用性，每進行一些系統(tǒng)功能的改變就需要大量的硬件改動。而CPCI總線作為一種新興的工業(yè)總線，其采用了PCI總線的電氣特性以及VME總線的物理特性，兼具了二者的優(yōu)點
            • 
                    	                        
          • 關鍵字：
                        CPCI總線  CPLD  FIFO  PCI總線  高速實時數(shù)據(jù)采集                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          異步FIFO結構及FPGA設計
          
                                                            
            
                    	
          • 首先介紹異步FIFO的概念、應用及其結構，然后分析實現(xiàn)異步FIFO的難點問題及其解決辦法；在傳統(tǒng)設計的基礎上提出一種新穎的電路結構并對其進行綜合仿真和FPGA實現(xiàn)。
            • 
                    	                        
          • 關鍵字：
                        FIFO  FPGA                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          用FIFO設計A/D與DSP之間的接口
          
                                                            
            
                    	
          • 在采用CCD對非透明薄板厚度的測量系統(tǒng)設計中，采用高速A/D和DSP等器件進行電路設計可以確定CCD的像點位置。
            • 
                    	                        
          • 關鍵字：
                        之間  接口  DSP  A/D  設計  FIFO                          
            • 
                   	
          
                    
          
                
          
                                                

                
          
	                
          
		                	
          
	
          
	共124條
	8/9		|‹
			«
														1																2																3																4																5																6																7																8																9							»
			
	
          
		                
          
	               	
          
                
          
        	
          
            
          
        
          
	
          
	
          
  		
          
    		
          
      			
          
          			
          fifo介紹
          
      			
          
		      	
          
		      			      			      	采用FIFO方式時，信息被以所收到的次序進行傳輸。
表示信息存儲的一種數(shù)據(jù)結構，含義是先進入的對象先取出。隊列（Queue ）就是基于這種性質(zhì)實現(xiàn)的。
FIFO( First In First Out)簡單說就是指先進先出。由于微電子技術的飛速發(fā)展，新一代FIFO芯片容量越來越大，體積越來越小，價格越來越便宜。作為一種新型大規(guī)模集成電路，F(xiàn)IFO芯片以其靈活、方便、高效的特性，逐漸在高速數(shù)據(jù)采		      	[ 查看詳細 ]
		      			      	
          
    		
          
  		
          
  		  		  		  		
  		  		  		
  		  		  		
  		        		  		
  		  		
		
          
	
          
	
          

          

          
        		關于我們 - 
        		廣告服務 - 
        		企業(yè)會員服務 - 
        		網(wǎng)站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機EEPW
        		
          
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          
        		《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          
      			備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
      		
          
    	
          
  	





          




          



看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人

(function(){
    var bp = document.createElement('script');
    var curProtocol = window.location.protocol.split(':')[0];
    if (curProtocol === 'https') {
        bp.src = 'https://zz.bdstatic.com/linksubmit/push.js';
    }
    else {
        bp.src = 'http://push.zhanzhang.baidu.com/push.js';
    }
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();