flash fpga 文章進(jìn)入flash fpga技術(shù)社區(qū)

安富利電子元件部推出Virtex-5 FXT FPGA評估工具套件

　　安富利公司 (NYSE: AVT) 旗下安富利電子元件部宣布推出Xilinx® Virtex®-5 FXT FPGA 評估工具套件。該套件以Xilinx最新的Virtex-5 FXT 現(xiàn)場門陣列(FPGA)為基礎(chǔ)，還包括了一塊評估板、ISE® Design Suite 10.1 WebPACK™ 設(shè)計(jì)工具、評估版Embedded Development Kit (EDK)軟件、電源并能獲得參考設(shè)計(jì)和設(shè)計(jì)指南等資料。此套件成本低廉，是意圖研究Virtex-5 FXT平
關(guān)鍵字：安富利公司安富利電子元件部 Xilinx FPGA 評估工具套件

基于FPGA的高速流水線FFT算法實(shí)現(xiàn)

　　0 引言　　有限長序列的DFT(離散傅里葉變換)特點(diǎn)是能夠?qū)㈩l域的數(shù)據(jù)離散化成有限長的序列。但由于DYT本身運(yùn)算量相當(dāng)大，限制了它的實(shí)際應(yīng)用。FFT(快速傅里葉變換)算法是作為DFT的快速算法提出，它將長序列的DFT分解為短序列的DFT，大大減少了運(yùn)算量，使得DFT算法在頻譜分析、濾波器設(shè)計(jì)等領(lǐng)域得到了廣泛的應(yīng)用。　　FPGA(現(xiàn)場可編程門陣列)是一種具有大規(guī)模可編程門陣列的器件，不僅具有專用集成電路(ASIC)快速的特點(diǎn)，更具有很好的系統(tǒng)實(shí)現(xiàn)的靈活性。FPGA可通過開發(fā)工具實(shí)現(xiàn)在線編程。與C
關(guān)鍵字： FPGA FFT 集成電路 DFT

Altera Stratix III FPGA的LVDS I/O支持SGMII

　　Altera公司今天宣布，Stratix® III FPGA在其LVDS I/O上支持串行千兆位介質(zhì)無關(guān)接口(SGMII)。Stratix III LVDS I/O的接口速率達(dá)到1.25 Gbps，滿足SGMII嚴(yán)格的抖動性能要求，支持不含收發(fā)器的三速以太網(wǎng)(10/100/1000 Mbps)接口。Stratix III FPGA是業(yè)界首款在LVDS引腳上支持千兆以太網(wǎng)SGMII的可編程邏輯器件，降低了每個(gè)器件的成本和功耗，提供更多的接口。　　Stratix III FPGA的SGMII
關(guān)鍵字： Altera Stratix III FPGA SGMII 以太網(wǎng)

突發(fā)通信中Turbo碼的FPGA實(shí)現(xiàn)

　　Turbo碼一種低信噪比條件下也能達(dá)到優(yōu)異糾錯(cuò)性能的信道編碼。早期為了強(qiáng)調(diào)Turbo碼接近香農(nóng)限的優(yōu)異性能，研究的碼字度非常大[1～2]，存在譯碼復(fù)雜度大、譯碼時(shí)延長等問題。突發(fā)數(shù)據(jù)通信以傳輸中小長度的數(shù)據(jù)報(bào)文業(yè)務(wù)為主，所以突發(fā)通信中的Turbo碼的碼長也是中等長度以下的。本文面向突發(fā)數(shù)據(jù)通信中的信道編碼應(yīng)用，研究了短幀長Turbo碼編譯碼算法的FPGA實(shí)現(xiàn)。實(shí)現(xiàn)中采用了優(yōu)化的編譯碼算法，以降低譯碼復(fù)雜度和譯碼延時(shí)。最后仿真和測試了Turbo譯碼器的糾錯(cuò)性能和吞吐量。　　1 Turbo碼編碼器的F
關(guān)鍵字： Turbo FPGA RSC

安富利電子元件部推出低成本Spartan-3A FPGA評估工具套件

　　安富利公司 (NYSE: AVT) 旗下安富利電子元件部宣布推出價(jià)格僅為39美元Xilinx® Spartan®-3A 評估工具套件。這套件工具上裝有Xilinx的 Spartan-3A 400A 現(xiàn)場可編程門陣列 (FPGA)，為設(shè)計(jì)師評估或測試其針對低成本大批量應(yīng)用的設(shè)計(jì)提供了高性價(jià)比解決方案。　　設(shè)計(jì)師可以用Spartan-3A工具套件進(jìn)行FPGA原型設(shè)計(jì)、研究Xilinx MicroBlaze™軟處理器、嘗試各種不同的FPGA配置技術(shù)以及驗(yàn)證低成本的FPGA設(shè)計(jì)
關(guān)鍵字：安富利 Spartan-3A FPGA

基于FPGA的高速PID控制器設(shè)計(jì)與仿真

　　在CNC(電腦數(shù)控)加工、激光切割、自動化磨輥弧焊系統(tǒng)、步進(jìn)／伺服電機(jī)控制及其他由電機(jī)控制的機(jī)械組裝定位運(yùn)動控制系統(tǒng)中，PID控制器應(yīng)用得非常廣泛。其設(shè)計(jì)技術(shù)成熟，長期以來形成了典型的結(jié)構(gòu)，參數(shù)整定方便，結(jié)構(gòu)更改靈活，能滿足一般控制的要求。　　此類運(yùn)動控制系統(tǒng)的被控量常為速度、角度等模擬量，被控量與設(shè)定值之間的誤差值經(jīng)離散化處理后，可由數(shù)字PID控制器實(shí)現(xiàn)的控制算法加以運(yùn)算，最后再轉(zhuǎn)換為模擬量反饋給被控對象，這就是PID控制中常用的近似逼近原理。　　采用這種結(jié)構(gòu)設(shè)計(jì)的控制系統(tǒng)，其性能只能與原連
關(guān)鍵字： FPGA PID控制器 A／D變換 EDA

釋放未來物理硬件設(shè)計(jì)的無限潛力

　　能否創(chuàng)建真正具有競爭力的產(chǎn)品在本質(zhì)上取決于設(shè)計(jì)是否有優(yōu)勢，能否在市場獲得認(rèn)可。過去，組件在電路板上排布與連接的方式具有很高的區(qū)分度。而今天，業(yè)界不斷的全球化和接口的標(biāo)準(zhǔn)化讓板級的區(qū)分更加困難也更加難以維持。　　隨著技術(shù)不斷進(jìn)步，電子產(chǎn)品也在不斷發(fā)展，當(dāng)今可以真正區(qū)分產(chǎn)品的通常是嵌入在該器件中的智能水平-這一趨勢從20年前經(jīng)濟(jì)的微處理器快速發(fā)展時(shí)就開始顯現(xiàn)。向軟領(lǐng)域的發(fā)展意味著產(chǎn)品的真正價(jià)值主要由器件中的編程智能實(shí)現(xiàn)，而不是取決于其所屬的物理平臺屬性。　　對于電子產(chǎn)品開發(fā)公司，這意味著花在板級實(shí)
關(guān)鍵字： FPGA PCB NanoBoard

JavaCard CPU的設(shè)計(jì)與FPGA實(shí)現(xiàn)

　　1 JavaCard簡介　　智能卡是指集成了CPU、ROM、RAM、COS(芯片操作系統(tǒng))和EEPROM，能儲存信息和圖像，具備讀/寫能力，信息能被加密保護(hù)的便攜卡。智能卡的最基本標(biāo)準(zhǔn)是 ISO/IEC7816。智能卡在銀行、電信等行業(yè)得到廣泛應(yīng)用，但在發(fā)展過程中也遇到很多問題，主要有：各廠商指令集不統(tǒng)一；編程接口APIs太復(fù)雜；開發(fā)環(huán)境不通用，新卡開發(fā)都要熟悉開發(fā)環(huán)境；系統(tǒng)不兼容，?？▽Ｓ?。由于開發(fā)門檻過高，影響了智能卡的發(fā)展。市場對智能卡的發(fā)展提出了新的要求，Sun公司提出了Java Card
關(guān)鍵字： JavaCard CPU FPGA 智能卡

如何用DSP和FPGA構(gòu)建多普勒測量系統(tǒng)

隨著FPGA性能和容量的改進(jìn)，使用FPGA執(zhí)行DSP功能的做法變得越來越普遍。
關(guān)鍵字： FPGA DSP 多普勒測量系統(tǒng)

一種在片上系統(tǒng)中實(shí)現(xiàn)Nand Flash控制器的方法

　　1　引　言　　Flash因?yàn)榫哂蟹且资约翱刹脸栽跀?shù)碼相機(jī)、手機(jī)、個(gè)人數(shù)字助理( PDA)、掌上電腦、MP3播放器等手持設(shè)備中得到廣泛的應(yīng)用。自1989年東芝公司發(fā)表了Nand Flash結(jié)構(gòu)以來, Nand Flash以其相對于Nor Flash具有更小的體積,更快的寫入和擦除速度,更多次的可擦除次數(shù),以及更低廉的每bit價(jià)格得到了迅速發(fā)展。大容量的Nand Flash特別適合現(xiàn)在數(shù)碼設(shè)備中大數(shù)據(jù)量的存儲攜帶,可以降低成本,提高性能。　　ARM7TDMI是世界上廣泛使用的32位嵌入式RIS
關(guān)鍵字： Flash ARM SoC

利用FPGA協(xié)處理提升無線子系統(tǒng)的性能

　　您可以顯著提高無線系統(tǒng)中信號處理功能的性能。怎樣提高呢？有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。　　常見于無線應(yīng)用中這類處理包括有限沖激響應(yīng)(FIR)濾波、快速傅里葉變換(FFT)、數(shù)字上下變頻和前向誤差校正(FEC)。Xilinx? Virtex-4和Virtex-5架構(gòu)提供多達(dá)512個(gè)并行嵌入式DSP乘法器，這些乘法器的工作頻率高于500MHz，最高可提供256 GMAC的DSP性能。　　將需要高速并行處理的工作卸載給FPGA，而將需要高速
關(guān)鍵字：信號處理 FPGA DSP

基于MAX+plusⅡ開發(fā)平臺的EDA設(shè)計(jì)方法

　　MAX + plus Ⅱ是美國Altera 公司的一種EDA 軟件,用于開發(fā)CPLD 和FPGA 進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)。用圖形輸入方式和文本輸入方式設(shè)計(jì)了一模60 計(jì)數(shù)器,介紹了數(shù)字系統(tǒng)設(shè)計(jì)的一般方法和過程,揭示了其在數(shù)字系統(tǒng)中的重要作用。　　EDA ( Elect ronic Design Automation) 即電子設(shè)計(jì)自動化技術(shù),是指以計(jì)算機(jī)為基本工作平臺,把應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)融合在一個(gè)電子CAD 通用軟件包中,輔助進(jìn)行三方面的電子設(shè)計(jì)工作,即集成電路設(shè)計(jì)、電子電路設(shè)計(jì)以及
關(guān)鍵字： EDA FPGA

利用FPGA協(xié)處理器優(yōu)化高性能數(shù)字?jǐn)z像監(jiān)控系統(tǒng)

　　數(shù)字?jǐn)z像監(jiān)視系統(tǒng)現(xiàn)在具有更多的能力，是傳統(tǒng)模擬系統(tǒng)強(qiáng)有力的替代方案。除了提供先進(jìn)的壓縮技術(shù)，如MPEG-4和H.264，數(shù)字?jǐn)z像監(jiān)視系統(tǒng)現(xiàn)在配備了如圖像穩(wěn)定，全景攝像和視頻運(yùn)動檢測等算法。本文將討論這些新技術(shù)的優(yōu)點(diǎn)，和它們在用數(shù)字信號處理器（DSP）和FPGA協(xié)處理器平臺上的優(yōu)化實(shí)現(xiàn)。它將詳盡地闡述現(xiàn)代監(jiān)視系統(tǒng)的需求，這些系統(tǒng)中常用的算法和加快系統(tǒng)設(shè)計(jì)的開發(fā)平臺。　　商用攝像監(jiān)視系統(tǒng)的一般需求是支持一至八個(gè)攝像機(jī)，先進(jìn)的視頻壓縮如MPEG-4，Windows Media 9 H.264，低延遲編碼
關(guān)鍵字： FPGA 數(shù)字?jǐn)z像監(jiān)控系統(tǒng) DSP

基于FPGA的USB2.0控制器設(shè)計(jì)

　　在視頻存儲和圖像寬帶領(lǐng)域中，經(jīng)常遇到實(shí)時(shí)高速數(shù)據(jù)傳輸?shù)囊蟆?000年4月，由Intel、Microsoft、NEC、Compaq、Lucent、Phillips等公司共同制訂的USB2.0（Universal Serial Bus）傳輸協(xié)議，其速度遠(yuǎn)遠(yuǎn)超過了目前使用IEEE1394接口進(jìn)行視頻傳輸?shù)?00Mbps，達(dá)到了480Mbps；而且具有即插即用的PnP（Plug And Play）、可進(jìn)行菊花鏈?zhǔn)降募壜?lián)（通過USB HUB進(jìn)行外圍擴(kuò)展）、可串連多達(dá)127個(gè)USB設(shè)備等優(yōu)點(diǎn)。應(yīng)用該協(xié)議可支持實(shí)
關(guān)鍵字： FPGA USB 控制器