<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> fpga soc

          基于FPGA的自然對(duì)數(shù)變換器的設(shè)計(jì)與實(shí)現(xiàn)

          • 本文利用CORD IC算法在FPGA上實(shí)現(xiàn)了自然對(duì)數(shù)運(yùn)算器。實(shí)驗(yàn)結(jié)果表明該對(duì)數(shù)運(yùn)算器的輸出誤差為10-4數(shù)量級(jí),最高頻率可達(dá)到80MHz。該運(yùn)算器適用于高速大數(shù)據(jù)量的數(shù)據(jù)處理。
          • 關(guān)鍵字: FPGA  對(duì)數(shù)運(yùn)算  CORD IC算法  對(duì)數(shù)變換器  200808  

          IC業(yè)在拐點(diǎn)生存

          • 分析了IC業(yè)的眾多特點(diǎn),例如從90nm向65nm、45nm、32nm、22nm等拐點(diǎn)演進(jìn)的困難,以及ESL、DFM拐點(diǎn),制造是設(shè)計(jì)的拐點(diǎn),F(xiàn)PGA與ASIC之間的拐點(diǎn)等熱門問題。
          • 關(guān)鍵字: EDA  65nm  45nm  22nm  光刻  處理器  FPGA  ASIC  200808  

          基于FPGA和AD1836的I2S接口設(shè)計(jì)

          • 本文以FPGA為控制單元,完成了AD1836中D/A部分的I2S接口設(shè)計(jì),它在數(shù)字音頻系統(tǒng)的設(shè)計(jì)中有一定的參考和實(shí)用價(jià)值。該設(shè)計(jì)已經(jīng)成功運(yùn)用在某話路特性綜合測(cè)試系統(tǒng)中,性能良好。
          • 關(guān)鍵字: FPGA  1836  I2S  AD    

          Altera FPGA開發(fā)板為XLoom提供誤碼率測(cè)試環(huán)境

          •   進(jìn)一步展示其FPGA靈活性和通用性,Altera公司宣布,XLoom通信公司采用Stratix® II GX FPGA信號(hào)完整性開發(fā)套件來提供獨(dú)特的誤碼率(BER)測(cè)試環(huán)境。和傳統(tǒng)的BER測(cè)試設(shè)備相比,Altera基于FPGA的開發(fā)板支持XLoom以更高的性價(jià)比來測(cè)試芯片級(jí)光電互聯(lián)模塊。這一獨(dú)特的測(cè)試環(huán)境更貼近實(shí)際的客戶狀態(tài),同時(shí)進(jìn)一步節(jié)省了空間,降低了功耗。   傳統(tǒng)的BER測(cè)試儀成本高達(dá)100,000美元,而Stratix II GX FPGA信號(hào)完整性開發(fā)套件在這方面的成本節(jié)省了90%
          • 關(guān)鍵字: Altera  FPGA  開發(fā)套件  XLoom  

          基于FPGA的空間存儲(chǔ)器的糾錯(cuò)系統(tǒng)

          •   1、引言   阿爾法磁譜儀(Alpha Magnetic Spectrometer,AMS)實(shí)驗(yàn)室是丁肇中博士領(lǐng)導(dǎo)的由美、俄、德、法、中等16個(gè)國家和地區(qū)共300多名科學(xué)家參加的大型國際合作項(xiàng)目。它是國際空間站上唯一大型物理實(shí)驗(yàn),是人類第一次在太空中精密地測(cè)量高能量帶電原子核粒子的實(shí)驗(yàn)。其目的是為尋找反物質(zhì)所組成的宇宙和暗物質(zhì)的來源以及測(cè)量宇宙線的來源。   但是對(duì)于AMS實(shí)驗(yàn)的空間電子系統(tǒng),同樣會(huì)受到高能粒子的襲擊,導(dǎo)致存儲(chǔ)器的內(nèi)容發(fā)生變化,改寫半導(dǎo)體存儲(chǔ)器件的邏輯狀態(tài),導(dǎo)致存儲(chǔ)單元在邏輯&ls
          • 關(guān)鍵字: FPGA  存儲(chǔ)器  AMS  編碼  譯碼  

          Actel推出Libero集成開發(fā)環(huán)境 8.4

          •   Actel公司宣布其Libero® 集成開發(fā)環(huán)境 (IDE) 增添全新的功耗優(yōu)化和增強(qiáng)的設(shè)計(jì)創(chuàng)建功能。全新的Libero IDE 8.4針對(duì)基于 Flash的IGLOO®、IGLOO PLUS和 ProASIC®3L現(xiàn)場(chǎng)可編程門陣列 (FPGA),提供由1.14V至 1.575V的FPGA內(nèi)核工作電壓范圍,為設(shè)計(jì)人員提供額外的內(nèi)核電壓選擇,以實(shí)現(xiàn)更低的功耗。新版本Libero IDE改進(jìn)了SmartPower功耗分析工具,便于比較同一設(shè)計(jì)的多種設(shè)計(jì)實(shí)現(xiàn)和器件不同工作條件下的狀況
          • 關(guān)鍵字: Actel  IDE  Libero  FPGA  集成開發(fā)環(huán)境  

          嵌入式4G技術(shù)將迎來大發(fā)展

          •   Unstrung Insider公司的最新報(bào)告稱,包括了手機(jī)及消費(fèi)電子設(shè)備的嵌入4G技術(shù),將創(chuàng)立一個(gè)提供移動(dòng)WiMax和LTE等4G服務(wù)的內(nèi)置式市場(chǎng),同時(shí)也會(huì)對(duì)現(xiàn)有的手機(jī)產(chǎn)業(yè)環(huán)境產(chǎn)生一些根本性的變化,尤其是對(duì)網(wǎng)絡(luò)運(yùn)營商與設(shè)備提供商之間的關(guān)系。   4G系統(tǒng)也將為半導(dǎo)體行業(yè)帶來一個(gè)關(guān)于片上系統(tǒng)SoC(system-on-chip)架構(gòu)的全新思路。   4G Inside報(bào)告:移動(dòng)WiMax & LTE的嵌入式模塊分析了不斷變化的4G市場(chǎng),主要關(guān)注于影響著移動(dòng)WiMax和LTE嵌入式模
          • 關(guān)鍵字: SoC  4G  移動(dòng)WiMax  Texas Instrument  

          基于NiosⅡ的圖像采集和顯示的實(shí)現(xiàn)

          •   摘 要:采用OV2610的CMOS圖像傳感器和26K色的TFT液晶屏,在SOPC上集成了OV2610、TFT液晶控制器和DMA控制器,實(shí)現(xiàn)了圖像數(shù)據(jù)流的采集和顯示。   關(guān)鍵詞:DMA  Avalon數(shù)據(jù)流模式  SDRAM   隨著大規(guī)模集成電路設(shè)計(jì)技術(shù)的進(jìn)步、制造工藝水平的提高以及單個(gè)芯片上的邏輯門數(shù)的增加,嵌入式系統(tǒng)設(shè)計(jì)變得日益復(fù)雜。把整個(gè)系統(tǒng)集成到一個(gè)芯片上,即片上系統(tǒng)SoC(System on Chip)技術(shù)是當(dāng)前嵌入式系統(tǒng)設(shè)計(jì)的一個(gè)研究熱點(diǎn)。在Altera公司提供的
          • 關(guān)鍵字: SoC  DMA  Avalon數(shù)據(jù)流模式  SDRAM  

          Altera在40nm:抖動(dòng)、信號(hào)完整性、功耗和工藝達(dá)到最佳的收發(fā)器

          •   1. 引言   在摩爾定律的推動(dòng)下,半導(dǎo)體行業(yè)技術(shù)發(fā)展非常迅速,集成電路晶體管數(shù)量每?jī)赡攴?,?duì)器件或者系統(tǒng)之間的通信鏈路數(shù)據(jù)速率要求越來越高。而工藝節(jié)點(diǎn)的減小又促進(jìn)了摩爾定律。減小體積可以在單位邏輯中容納更多的功能,提高工作速率、邏輯密度和集成度,同時(shí)降低了。通常采用高級(jí)設(shè)計(jì)方法和工藝技術(shù)來提高數(shù)據(jù)速率,支持固網(wǎng)和無線通信、計(jì)算機(jī)、存儲(chǔ)、軍事應(yīng)用以及廣播電子系統(tǒng)發(fā)送接收大量數(shù)據(jù),以滿足不斷增長(zhǎng)的數(shù)據(jù)傳輸和帶寬要求。   微處理器和FPGA等前沿產(chǎn)品采用了65-nm工藝技術(shù)。這些產(chǎn)品的后續(xù)型號(hào)將采
          • 關(guān)鍵字: 半導(dǎo)體  FPGA  微處理器  I/O  

          微控制器發(fā)展、過去和將來

          •   對(duì)于選擇微控制器進(jìn)行設(shè)計(jì)的系統(tǒng)設(shè)計(jì)師來說,可獲得的大量的不同型號(hào)的MCU會(huì)讓選型工作變得復(fù)雜。SiliconLabs已經(jīng)發(fā)布了工作電壓低至0.9V的一款8位MCU,德州儀器有許多款針對(duì)16位MSP430的低功耗應(yīng)用,英飛凌和飛思卡爾有針對(duì)汽車應(yīng)用的多款MCU方案,而Atmel的AVR單片機(jī)和Microchip的PIC系列單片機(jī)一直在推陳出新,新的32位ARM核Cortex-M3處理器已經(jīng)發(fā)布,古老的8位8051核還是在不同微控制器中占領(lǐng)主流地位,而市場(chǎng)老大瑞薩可以針對(duì)多種應(yīng)用領(lǐng)域提供方案。  
          • 關(guān)鍵字: 微控制器  MCU  低功耗  SoC  flash  

          ARM7與FPGA在工業(yè)控制的結(jié)合

          •   工業(yè)控制中往往需要完成多通道故障檢測(cè)及多通道命令控制(這種多任務(wù)設(shè)置非常普遍),單獨(dú)的CPU芯片由于其外部控制接口數(shù)量有限而難以直接完成多路檢控任務(wù),故利用ARM芯片與FPGA相結(jié)合來擴(kuò)展檢控通道是一個(gè)非常好的選擇。這里介紹用Atmel公司ARM7處理器(AT91FR40162)和ALTERA公司的低成本FPGA芯片(cyclone2)結(jié)合使用完成多通道檢控任務(wù)的一種實(shí)現(xiàn)方法。   各部分功能簡(jiǎn)介   圖1為此系統(tǒng)的結(jié)構(gòu)連接框圖。如圖所示,ARM芯片與FPGA芯片之間通過數(shù)據(jù)總線、地址總線及讀寫控
          • 關(guān)鍵字: 工業(yè)控制  ARM  FPGA  處理器  

          基于ARM的嵌入式系統(tǒng)中從串配置FPGA的實(shí)現(xiàn)

          •   1 引言   ARM(Advanced RISC Machines)既可以認(rèn)為是一個(gè)公司。也可以認(rèn)為是對(duì)一類微處理器的統(tǒng)稱,還可以認(rèn)為是一項(xiàng)技術(shù)?;贏RM技術(shù)的微處理器應(yīng)用約占據(jù)了32位RISC微處理器75%以上的市場(chǎng)份額,ARM技術(shù)正在逐步滲入到人們生活的各個(gè)方面[1]。到目前為止,ARM微處理器及技術(shù)已經(jīng)廣泛應(yīng)用到各個(gè)領(lǐng)域,包括工業(yè)控制領(lǐng)域、網(wǎng)絡(luò)應(yīng)用、消費(fèi)類電子產(chǎn)品、成像和安全產(chǎn)品等。   FPGA(Field Programmable Gate Array)是一種高密度現(xiàn)場(chǎng)可編程邏輯器件,
          • 關(guān)鍵字: ARM  嵌入式  FPGA  SRAM  

          基于FPGA的數(shù)據(jù)無阻塞交換設(shè)計(jì)

          •   0 引言   隨著FPGA和大規(guī)模集成電路的發(fā)展,數(shù)據(jù)交換的實(shí)現(xiàn)有了新的方法。在該設(shè)計(jì)中,F(xiàn)PGA完成串口數(shù)據(jù)信號(hào)(TXD、RXD)的交換,專用的時(shí)隙交換芯片完成串口握手線(RTS、CTS、DTR、DSR、DCD、RI)的交換。內(nèi)部有硬件沖突監(jiān)測(cè)功能,能夠自動(dòng)檢測(cè)到2個(gè)終端同時(shí)連接到同一個(gè)信道或2個(gè)信道連接到同一個(gè)終端,并自動(dòng)將舊的連接狀態(tài)拆除,建立新的鏈路。這樣就使原來的連接終端進(jìn)入空閑狀態(tài),保證終端和信道時(shí)間軸上的無縫隙切換。通過判斷RI的狀態(tài),它還可以監(jiān)視信道DCE的狀態(tài),判斷出信道是否有請(qǐng)求
          • 關(guān)鍵字: FPGA  集成電路  數(shù)據(jù)交換  串口  

          科勝訊新系列系統(tǒng)級(jí)芯片傳真解決方案加強(qiáng)影像產(chǎn)品組合

          •   科勝訊系統(tǒng)公司近日宣布,針對(duì)具有噴墨、激光和熱敏打印功能的傳真機(jī),推出新系列系統(tǒng)級(jí)芯片(SoC)解決方案。CX9543X SoC 可提供各種配置,支持包括自動(dòng)應(yīng)答系統(tǒng)、揚(yáng)聲器電話和內(nèi)部通信功能的豐富可選功能。這些新器件是當(dāng)今最為高度集成的傳真半導(dǎo)體解決方案,包括開發(fā)完整的傳真機(jī)所需的核心硬件和軟件。   科勝訊系統(tǒng)公司影像和 PC 媒體業(yè)務(wù)部市場(chǎng)副總裁 Rene Hartner 表示:"我們的新型文件影像解決方案有助于制造商快速和經(jīng)濟(jì)有效地開發(fā)出各種產(chǎn)品,滿足消費(fèi)者對(duì)具有先進(jìn)音頻通信功能的
          • 關(guān)鍵字: 科勝訊  SoC  傳真機(jī)  半導(dǎo)體  

          高性能嵌入式龍騰系列芯片通過鑒定

          •   西北工業(yè)大學(xué)高德遠(yuǎn)教授團(tuán)隊(duì)研制的高性能嵌入式龍騰系列芯片日前通過了省級(jí)成果鑒定。專家認(rèn)為,該成果針對(duì)國防和民用領(lǐng)域的嵌入式應(yīng)用需求,采用了新結(jié)構(gòu)、新技術(shù),具有自主知識(shí)產(chǎn)權(quán),總體性能處于國內(nèi)領(lǐng)先水平。并在低功耗、實(shí)時(shí)處理能力等方面超過國外同類產(chǎn)品水平。   高性能嵌入式龍騰系列芯片由3款芯片組成,其中“龍騰R2”是國內(nèi)首次設(shè)計(jì)研制成功的、與PowerPC 750兼容的嵌入式微處理器芯片;“龍騰T2”是國內(nèi)首次研制成功的QCIF分辨率高性能手機(jī)顯示驅(qū)動(dòng)芯片
          • 關(guān)鍵字: 嵌入式  芯片  龍騰  微處理器  SOC  
          共7943條 459/530 |‹ « 457 458 459 460 461 462 463 464 465 466 » ›|

          fpga soc介紹

          您好,目前還沒有人創(chuàng)建詞條fpga soc!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();