fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

數(shù)字拷貝機(jī)的FPGA設(shè)計(jì)

　　光盤拷貝機(jī)通常由一臺(tái)CD-ROM驅(qū)動(dòng)器、數(shù)臺(tái)CD-R或CD-RW刻錄機(jī)和一個(gè)拷貝控制器組成?？截惪刂破魇紫葟腃D-ROM驅(qū)動(dòng)器中讀出源盤數(shù)據(jù)，然后將數(shù)據(jù)流分多路傳輸?shù)礁鱾€(gè)刻錄機(jī)，控制所有的刻錄機(jī)同步刻錄CD-R光盤。目前市場(chǎng)上的光盤拷貝機(jī)主要有聯(lián)機(jī)拷貝機(jī)、脫機(jī)拷貝機(jī)和自動(dòng)拷貝機(jī)三種類型。　　(1)聯(lián)機(jī)拷貝機(jī) 　　聯(lián)機(jī)光盤拷貝機(jī)由一臺(tái)通用PC機(jī)和一個(gè)裝有SCSI接口刻錄機(jī)的塔式機(jī)箱組成，塔箱與PC機(jī)之間用SCSI電纜相連。聯(lián)機(jī)拷貝機(jī)使用PC機(jī)作為光盤拷貝機(jī)控制器，并利用專門的CD-R拷貝軟件將刻錄
關(guān)鍵字： FPGA 數(shù)字拷貝機(jī) CPLD CPU DMA

基于NiosII的多通道PWM信號(hào)測(cè)量/產(chǎn)生器節(jié)點(diǎn)設(shè)計(jì)

針對(duì)于列車控制系統(tǒng)半實(shí)物仿真平臺(tái)測(cè)速測(cè)距模塊的多通道PWM信號(hào)測(cè)量/產(chǎn)生的要求，提出了一種利用NiosII軟核處理器替代通訊用MCU的智能多通道PWM信號(hào)測(cè)量/產(chǎn)生器的設(shè)計(jì)方案。
關(guān)鍵字： NiosII PWM FPGA SOPC 200807

基于FPGA的QPSK及OQPSK信號(hào)調(diào)制和解調(diào)電路設(shè)計(jì)

　　0 引言　　調(diào)制識(shí)別技術(shù)在軍事、民用領(lǐng)域都有十分廣泛的應(yīng)用價(jià)值，近年來一直受到人們的關(guān)注。隨著更多調(diào)制方式的使用，調(diào)制識(shí)別技術(shù)也在不斷向前發(fā)展，并應(yīng)用于各個(gè)領(lǐng)域。　　數(shù)字調(diào)制信號(hào)又稱為鍵控信號(hào)，調(diào)制過程可用鍵控的方法由基帶信號(hào)對(duì)載頻信號(hào)的振幅、頻率及相位進(jìn)行調(diào)制。這種調(diào)制的最基本方法有3種：振幅鍵控(ASK)、頻移鍵控(FSK)、相移鍵控(PSK)。根據(jù)所處理的基帶信號(hào)的進(jìn)制不同，它們可分為二進(jìn)制和多進(jìn)制調(diào)制(M進(jìn)制)。多進(jìn)制數(shù)字調(diào)制與二進(jìn)制相比，其頻譜利用率更高。其中QPSK(即4PSK)是
關(guān)鍵字： FPGA 數(shù)字調(diào)制信號(hào) 調(diào)制識(shí)別 QPSK

C語言平臺(tái)　縮短SoC前期設(shè)計(jì)時(shí)間

　　結(jié)構(gòu)探索作業(yè)結(jié)束后，再整合客戶的要求規(guī)格，評(píng)估客戶提出的規(guī)格時(shí)，此時(shí)為防與止晶片出現(xiàn)怪異現(xiàn)象，除了動(dòng)作等級(jí)的System C之外，必需使用低抽象度RTL(Register Transfer Level)等級(jí)的設(shè)計(jì)資料。一旦取得客戶的許可后就可以同時(shí)進(jìn)行System C的硬體、軟體設(shè)計(jì)。由于C語言平臺(tái)設(shè)計(jì)方式使用了，C語言演算、System C模型和RTL模型等多種模型，因此必需維持模型之間的理論等價(jià)性，然而實(shí)際上「形式驗(yàn)證工具」還未達(dá)到實(shí)用階段，必需使用一般理論模擬分析，驗(yàn)證上述設(shè)計(jì)資料的等價(jià)性，其中
關(guān)鍵字： C語言 SoC

SOC芯片設(shè)計(jì)與測(cè)試

　　摘要：SOC已經(jīng)成為集成電路設(shè)計(jì)的主流。SOC測(cè)試變得越來越復(fù)雜，在設(shè)計(jì)時(shí)必須考慮DFT和DFM。本文以一SOC單芯片系統(tǒng)為例，在其設(shè)計(jì)、測(cè)試和可制造性等方面進(jìn)行研究，并詳細(xì)介紹了SOC測(cè)試解決方案及設(shè)計(jì)考慮。關(guān)鍵詞：?jiǎn)涡酒到y(tǒng)；面向測(cè)試設(shè)計(jì)；面向制造設(shè)計(jì)；位失效圖；自動(dòng)測(cè)試設(shè)備引言以往的系統(tǒng)設(shè)計(jì)是將CPU，DSP，PLL，ADC，DAC或Memory等電路設(shè)計(jì)成IC后，再加以組合變成完整的系統(tǒng)，但現(xiàn)今的設(shè)計(jì)方式是
關(guān)鍵字： SOC 單芯片系統(tǒng) 面向測(cè)試設(shè)計(jì) 面向制造設(shè)計(jì) 位失效圖自動(dòng)測(cè)試設(shè)備

Flash外部配置器件在SOPC中的應(yīng)用

　　1 Flash在SOPC中的作用　　Flash在SOPC中的作用主要表現(xiàn)在兩方面：一方面，可用Flash來保存FPGA的配置文件，從而可以省去EPCS芯片或解決EPCS芯片容量不夠的問題。當(dāng)系統(tǒng)上電后，從Flash中讀取配置文件，對(duì)FPGA進(jìn)行配置。另一方面，可用Flash來保存用戶程序。對(duì)于較為復(fù)雜的SOPC系統(tǒng)，用戶程序一般較大，用EPCS來存儲(chǔ)是不現(xiàn)實(shí)的。系統(tǒng)完成配置后，將Flash中的用戶程序轉(zhuǎn)移到外接RAM或片內(nèi)配置生成的RAM中，然后系統(tǒng)開始運(yùn)行。　　2 Flash編程的實(shí)現(xiàn) 　
關(guān)鍵字： FPGA SOPC Flash RAM NiosII

英飛凌推出面向新一代接入應(yīng)用的VoIP解決方案

　　英飛凌科技股份公司（FSE/NYSE:IFX）在近日舉行的2008年NXTcomm國(guó)際電信展會(huì)上，推出了面向新一代VoIP接入應(yīng)用的全新系列產(chǎn)品VINETIC™-SVIP。通過進(jìn)一步增強(qiáng)應(yīng)用于英飛凌低功耗高性能產(chǎn)品VINETIC和SLIC的成熟技術(shù)，VINETIC™-SVIP系列片上系統(tǒng)（SoC）解決方案可提供前所未有的密度和擴(kuò)展性。　　英飛凌VINETIC-SVIP系列集成了16個(gè)語音編解碼器、32個(gè)VoIP語音編解碼通道、1個(gè)線路卡控制器，以及1個(gè)千兆以太網(wǎng)交換機(jī)，是目
關(guān)鍵字：英飛凌 VoIP SoC VINETIC-SVIP

基于FPGA的核物理實(shí)驗(yàn)定標(biāo)器的設(shè)計(jì)與實(shí)現(xiàn)

　　定標(biāo)器在大學(xué)實(shí)驗(yàn)中有很廣泛的應(yīng)用，其中近代物理實(shí)驗(yàn)中的核物理實(shí)驗(yàn)里就有2個(gè)實(shí)驗(yàn)（G-M計(jì)數(shù)管和β吸收）要用到高壓電源和定標(biāo)器，而目前現(xiàn)有的設(shè)備一般使用的是分立元器件，已嚴(yán)重老化，高壓極不穩(wěn)定，維護(hù)也較為困難；另一方面在許多常用功能上明顯欠缺，使得學(xué)生的實(shí)驗(yàn)課難以維持。為此我們提出了一種新的設(shè)計(jì)方案：采用EDA進(jìn)行結(jié)構(gòu)設(shè)計(jì)，充分發(fā)揮FPGA（Field Programmable Gate Array）技術(shù)的集成特性，拋棄原電路中眾多晶體管，成功地對(duì)系統(tǒng)中的大量處理電路進(jìn)行了簡(jiǎn)化和集約，提高了儀
關(guān)鍵字： FPGA 定標(biāo)器核物理實(shí)驗(yàn) G-M

基于ADPCM算法的汽車智能語音報(bào)警系統(tǒng)的設(shè)計(jì)

　　1 前言　　為了防止汽車發(fā)生交通事故，當(dāng)汽車智能檢測(cè)裝置探測(cè)到前方有危險(xiǎn)時(shí)，必須向駕駛員發(fā)出警告信息。語音報(bào)警向駕駛員明確提示危險(xiǎn)，以便駕駛員能及時(shí)準(zhǔn)確地采取措施。因此，本文提出數(shù)字語音處理技術(shù)，先將各種狀況的報(bào)警信息進(jìn)行數(shù)字化采集、存儲(chǔ)，遇到危險(xiǎn)時(shí)，將判斷危險(xiǎn)類型并自動(dòng)選擇播放存儲(chǔ)的報(bào)警信息。由于語音信息量大，直接存儲(chǔ)需占用龐大的存儲(chǔ)空間，為此，本文采用FPGA實(shí)現(xiàn)ADPCM(Adaptive Differential Pulse CodeModulation，自適應(yīng)差分脈沖編碼調(diào)制)編解碼器設(shè)
關(guān)鍵字：汽車語音報(bào)警 ADPCM FPGA 單片機(jī)

基于TLC5510的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

　　1 TLC5510簡(jiǎn)介　　TLC5510是美國(guó)德州儀器(TI)公司的8位半閃速架構(gòu)A／D轉(zhuǎn)換器。采用CMOS工藝，大大減少比較器數(shù)。TLC5510最大可提供20 Ms／s的采樣率，可廣泛應(yīng)用于高速數(shù)據(jù)轉(zhuǎn)換、數(shù)字TV、醫(yī)學(xué)圖像、視頻會(huì)議以及QAM解調(diào)器等領(lǐng)域。TLC5510的工作電源為5 V，功耗為100 mW(典型值)。內(nèi)置采樣保持電路，可簡(jiǎn)化外圍電路設(shè)計(jì)。TLC5510具有高阻抗并行接口和內(nèi)部基準(zhǔn)電阻，模擬輸入范圍為0.6 V～2.6 V。　　1.1 引腳功能描述　　TLC5510采用2
關(guān)鍵字：數(shù)據(jù)采集 CMOS A／D轉(zhuǎn)換器 FPGA

CDMA2000基帶信號(hào)發(fā)生器的FPGA+DSP實(shí)現(xiàn)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： CDMA2000 DSP 基帶信號(hào)發(fā)生器 FPGA

用SoC的DMA方式記錄井下鉆具的振動(dòng)

　　引言　　從上個(gè)世紀(jì)九十年代起，電子技術(shù)在鉆井井下得到應(yīng)用。但井下鉆具的振動(dòng)會(huì)給很多傳感器帶來不利影響。　　特別是對(duì)測(cè)量井下鉆頭姿態(tài)的慣性導(dǎo)航傳感器影響巨大，在隨鉆振動(dòng)環(huán)境中，如果對(duì)信號(hào)不作處理，根本就不能測(cè)量出正確的井斜角和方位角，也就無法實(shí)現(xiàn)井眼軌跡隨鉆控制的要求。本文介紹應(yīng)用SoC芯片中的DMA技術(shù)對(duì)振動(dòng)的高速采集和存儲(chǔ)功能的實(shí)現(xiàn)方法，并給出了鉆井環(huán)境中測(cè)試的結(jié)果。　　方法的提出　　傳統(tǒng)的數(shù)據(jù)采集方法采用CPU直接控制的方式進(jìn)行數(shù)據(jù)采集，數(shù)據(jù)傳送需要經(jīng)過CPU的中轉(zhuǎn)才能存入存儲(chǔ)器，
關(guān)鍵字： SoC DMA 傳感器 CPU ADC

基于FPGA的多路數(shù)字量采集模塊設(shè)計(jì)

　　1 引言　　測(cè)控系統(tǒng)常常需要處理所采集到的各種數(shù)字量信號(hào)。通常測(cè)控系統(tǒng)采用通用MCU完成系統(tǒng)任務(wù)。但當(dāng)系統(tǒng)中采集信號(hào)量較多時(shí)，僅依靠MCU則難以完成系統(tǒng)任務(wù)。針對(duì)這一問題，提出一種基于FPGA技術(shù)的多路數(shù)字量采集模塊。利用FPGA的I／O端口數(shù)多且可編程設(shè)置的特點(diǎn)，配以VHDL編寫的FPGA內(nèi)部邏輯，實(shí)現(xiàn)采集多路數(shù)字量信號(hào)。　　2 模塊設(shè)計(jì)方案　　2.1 功能要求　　該數(shù)字量采集模塊主要功能是采集輸入的36路數(shù)字及脈沖信號(hào)，并將編幀后的信號(hào)數(shù)據(jù)上傳給上位機(jī)，上位機(jī)經(jīng)解包處理后顯示信號(hào)相
關(guān)鍵字： FPGA 數(shù)字量采集測(cè)控 USB單片機(jī) MCU FIFO

基于FPGA的FFT處理器設(shè)計(jì)

　　1 引言　　隨著數(shù)字技術(shù)的快速發(fā)展，數(shù)字信號(hào)處理已深入到條個(gè)領(lǐng)域。在數(shù)字信號(hào)處理中，許多算法如相關(guān)、濾波、譜估計(jì)、卷積等都可通過轉(zhuǎn)化為離散傅立葉變換(DFT)實(shí)現(xiàn)，從而為離散信號(hào)分析從理論上提供了變換工具。但DFT計(jì)算量大，實(shí)現(xiàn)困難。快速傅立葉(FFT)的提出，大大減少了計(jì)算量，從根本上改變了傅立葉變換的地位，成為數(shù)字信號(hào)處理中的核心技術(shù)之一，廣泛應(yīng)用于雷達(dá)、觀測(cè)、跟蹤、高速圖像處理、保密無線通信和數(shù)字通信等領(lǐng)域。　　目前，硬件實(shí)現(xiàn)FFT算法的方案主要有：通用數(shù)字信號(hào)處理器(DSP)、FFT專
關(guān)鍵字： FPGA FFT 處理器 DFT DSP

基于FPGA和ADSP的數(shù)字波束形成技術(shù)的工程實(shí)現(xiàn)

　　數(shù)字波束形成技術(shù)充分利用陣列天線所獲取的空間信息，通過信號(hào)處理技術(shù)使波束獲得超分辨率和低副瓣的性能，實(shí)現(xiàn)了波束的掃描、目標(biāo)的跟蹤以及空間干擾信號(hào)的零陷，因而數(shù)字波束形成技術(shù)在雷達(dá)信號(hào)處理、通信信號(hào)處理以及電子對(duì)抗系統(tǒng)中得到了廣泛的應(yīng)用。數(shù)字波束形成是把陣列天線輸出的信號(hào)進(jìn)行AD采樣數(shù)字化后送到數(shù)字波束形成器的處理單元，完成對(duì)各路信號(hào)的復(fù)加權(quán)處理，形成所需的波束信號(hào)。只要信號(hào)處理的速度足夠快，就可以產(chǎn)生不同指向的波束。由于數(shù)字波束形成一般是通過DSP或FPGA用軟件實(shí)現(xiàn)的，所以具有很高的靈活性和可擴(kuò)展性
關(guān)鍵字： FPGA ADSP 數(shù)字波束信號(hào)處理