<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來(lái)之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> fpga+dsp

fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

一種多光譜可見(jiàn)光遙感圖像壓縮系統(tǒng)設(shè)計(jì)

摘要：為了實(shí)現(xiàn)多光譜可見(jiàn)光遙感圖像高質(zhì)量壓縮的要求，提出以JPEG2000壓縮標(biāo)準(zhǔn)為理論，將FPGA與專用壓縮芯片...
關(guān)鍵字：遙感圖像 JPEG2000 ADV212 FPGA

基于ADSP-TS201S的多DSP并行系統(tǒng)設(shè)計(jì)

基于ADSP-TS201S的多DSP并行系統(tǒng)設(shè)計(jì),摘要：為滿足寬帶雷達(dá)信號(hào)處理對(duì)處理速度和實(shí)時(shí)性的要求，提出一種基于4片ADSP-TS201S的DSP并行系統(tǒng)設(shè)計(jì)。通過(guò)分析比較3種ADSP-TS2 01S的并行處理結(jié)構(gòu)，結(jié)合實(shí)際需求，采用外部總線共享與鏈路口混合耦合的多DSP并
關(guān)鍵字： DSP FPGA

基于DSP的OQPSK調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)

針對(duì)OQPSK(偏移正交相移鍵控)調(diào)制原理，提出了在C54系列DSP處理器上實(shí)現(xiàn)OQPSK調(diào)制器的一種新方案，給出了其在CCS(C5000)開(kāi)發(fā)環(huán)境下的仿真波形并在硬件平臺(tái)上進(jìn)行了實(shí)驗(yàn)驗(yàn)證。實(shí)驗(yàn)表明，所設(shè)計(jì)的調(diào)制器具有體積小、功耗低及穩(wěn)定可靠等優(yōu)點(diǎn)。
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 調(diào)制器 OQPSK DSP 基于

DDS原理及基于FPGA的實(shí)現(xiàn)

本文主要介紹了DDS的原理及通過(guò)FPGA來(lái)實(shí)現(xiàn)。
關(guān)鍵字： FPGA DDS 原理

基于FPGA的卷積碼的編/譯碼器設(shè)計(jì)

卷積碼是Elias在1955年最早提出的，稍后，Wozencraft在1957年提出了一種有效譯碼方法，即序列譯碼。Massey在1...
關(guān)鍵字： FPGA 卷積碼維特比軟件無(wú)線電

嵌入式系統(tǒng)設(shè)計(jì)與應(yīng)用使用SBC和DSP

嵌入式系統(tǒng)設(shè)計(jì)與應(yīng)用使用SBC和DSP,1 引言

嵌入式系統(tǒng)是以應(yīng)用為中心、以計(jì)算機(jī)技術(shù)為基礎(chǔ)、軟硬件可裁剪、適應(yīng)應(yīng)用系統(tǒng)對(duì) 功能、可靠性、成本、體積、功耗等有嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。其主要由嵌入式處理器、相關(guān)支撐硬件、嵌入式操作系統(tǒng)及應(yīng)
關(guān)鍵字： DSP

多光譜可見(jiàn)光遙感圖像壓縮系統(tǒng)設(shè)計(jì)

摘要：為了實(shí)現(xiàn)多光譜可見(jiàn)光遙感圖像高質(zhì)量壓縮的要求，提出以JPEG2000壓縮標(biāo)準(zhǔn)為理論，將FPGA與專用壓縮芯片ADV212相結(jié) 合的空間遙感圖像壓縮方法。該系統(tǒng)設(shè)計(jì)采用ADV212，通過(guò)小波變換及熵編碼實(shí)現(xiàn)對(duì)大數(shù)據(jù)量的空間
關(guān)鍵字： RAM FPGA AD

高速鐵路信號(hào)發(fā)送與接收模擬系統(tǒng)的設(shè)計(jì)

關(guān)鍵字：軌道信號(hào) FSK信號(hào) 信號(hào)解調(diào) DSP

基于DSP的光學(xué)探測(cè)陀螺高精度瞄準(zhǔn)線穩(wěn)定系統(tǒng)

關(guān)鍵字： CCD攝像機(jī) DSP 陀螺

基于CAN總線與RS485的DSP通信接口設(shè)計(jì)

1.概述

現(xiàn)場(chǎng)總線是一種開(kāi)放式、數(shù)字化、多點(diǎn)通信的控制系統(tǒng)局域網(wǎng)絡(luò)，是當(dāng)今自動(dòng)化領(lǐng)域中最具有應(yīng)用前景的技術(shù)之一 ,CAN總線是現(xiàn)場(chǎng)總線中的應(yīng)用熱點(diǎn)。由于CAN總線具有通信速率高、開(kāi)放性好、報(bào)文短、糾錯(cuò)能
關(guān)鍵字： DSP CAN

一種基于FPGA的信道化接收機(jī)的研究與設(shè)計(jì)

現(xiàn)代電子戰(zhàn)場(chǎng)的電磁環(huán)境復(fù)雜多變，信號(hào)環(huán)境朝著密集化、復(fù)雜化、占用電磁頻譜寬帶化的方向發(fā)展。另一方面...
關(guān)鍵字：信道化接收機(jī) FPGA 信道化 ADC

短幀Turbo譯碼器的FPGA實(shí)現(xiàn)

短幀Turbo譯碼器的FPGA實(shí)現(xiàn),　　Turbo碼雖然具有優(yōu)異的譯碼性能，但是由于其譯碼復(fù)雜度高，譯碼延時(shí)大等問(wèn)題，嚴(yán)重制約了Turbo碼在高速通信系統(tǒng)中的應(yīng)用。因此，如何設(shè)計(jì)一個(gè)簡(jiǎn)單有效的譯碼器是目前Turbo碼實(shí)用化研究的重點(diǎn)。本文主要介紹了短幀
關(guān)鍵字：實(shí)現(xiàn) FPGA Turbo 短幀

基于CPLD的DSP人機(jī)接口模塊設(shè)計(jì)

基于CPLD的DSP人機(jī)接口模塊設(shè)計(jì),　　CPLD(Complex programmable Logic Device，復(fù)雜可編程邏輯器件)是在傳統(tǒng)的PAL、GAL基礎(chǔ)上發(fā)展而來(lái)的，具有多種工作方式和高集成、高速、高可靠性等明顯的特點(diǎn)?！　≡诔咚兕I(lǐng)域和實(shí)時(shí)測(cè)控方面有非常廣泛的應(yīng)用，
關(guān)鍵字：模塊設(shè)計(jì) 接口人機(jī) CPLD DSP 基于

采用CAN總線實(shí)現(xiàn)DSP芯片程序的受控加載

采用CAN總線實(shí)現(xiàn)DSP芯片程序的受控加載,該技術(shù)使對(duì)DSP芯片程序的加載可以脫離仿真器而直接受控于列車(chē)的主控機(jī)#65377;該技術(shù)可靠性高#65380;使用靈活方便,具有很強(qiáng)的實(shí)用性#65377;　　磁懸浮列車(chē)上有很多基于DSP芯片的模塊和系統(tǒng)#65377;目前, DSP芯片程
關(guān)鍵字：程序受控加載芯片 DSP CAN 總線實(shí)現(xiàn) 采用

DSP的電磁兼容性問(wèn)題探討

1 引言

　　自從20世紀(jì)80年代初期第一片數(shù)字信號(hào)處理器芯片（DSP）問(wèn)世以來(lái)，DSP就以數(shù)字器件特有的穩(wěn)定性、可重復(fù)性、可大規(guī)模集成、特別是可編程性和易于實(shí)現(xiàn)自適應(yīng)處理等特點(diǎn)，給數(shù)字信號(hào)處理的發(fā)展帶來(lái)了巨大
關(guān)鍵字： DSP 電磁兼容性問(wèn)題探討

共9875條 416/659 |‹ « 414 415 416 417 418 419 420 421 422 423 » ›|

fpga+dsp介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。創(chuàng)建詞條

fpga+dsp電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開(kāi)關(guān)電源設(shè)計(jì)的方法
一種基于DSP和USB的指紋識(shí)別系統(tǒng)設(shè)計(jì)
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)

fpga+dsp相關(guān)帖子

在米爾FPGA開(kāi)發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬(wàn)兆以太網(wǎng)推流
MCU、DSP、PLC的優(yōu)缺點(diǎn)對(duì)比
RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無(wú)法通信

fpga+dsp資料下載

如何使用FPGA和PCI總線實(shí)現(xiàn)天文圖像實(shí)時(shí)采集與處理系統(tǒng)的設(shè)計(jì)
如何使用FPGA實(shí)現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設(shè)計(jì)
如何使用FPGA實(shí)現(xiàn)新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
基于FPGA的數(shù)字存儲(chǔ)示波器設(shè)計(jì)與實(shí)現(xiàn)
基于DSP和PC的農(nóng)業(yè)機(jī)器人控制系統(tǒng)
基于DSP的工業(yè)機(jī)器人控制器的設(shè)計(jì)與實(shí)現(xiàn)
基于DSP的高壓訓(xùn)線機(jī)器人數(shù)字化控制器
使用FPGA的超聲波測(cè)距資料合集免費(fèi)下載

fpga+dsp專欄文章

熱門(mén)主題

樹(shù)莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();