fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

Tensilica發(fā)布第三代ConnX 545CK 8-MAC VLIW DSP內(nèi)核

　　Tensilica今日發(fā)布第三代ConnX 545CK 8-MAC(乘數(shù)累加器)VLIW(超長(zhǎng)指令字)DSP(數(shù)字信號(hào)處理器)內(nèi)核，用于片上系統(tǒng)(SoC)的設(shè)計(jì)。經(jīng)改進(jìn)的第三代數(shù)據(jù)處理器(DPU)內(nèi)核，運(yùn)行速度提高20%，芯片面積減少11%，功耗降低30%。　　ConnX 545CK是SoC系統(tǒng)中數(shù)字信號(hào)處理的理想選擇，因?yàn)樗梢栽趩魏松侠猛惶拙幾g器和指令系統(tǒng)完成系統(tǒng)控制和高速信號(hào)處理的任務(wù)。ConnX 545CK結(jié)合了CPU控制器和DSP的功能，每個(gè)周期內(nèi)，利用160位的向量寄存器對(duì)8組獨(dú)立
關(guān)鍵字： Tensilica DSP SoC DPU

Altera發(fā)布28-nm Stratix V FPGA系列

Stratix V FPGA突破帶寬瓶頸，同時(shí)降低了系統(tǒng)功耗和成本 2010年4月20號(hào)，北京——Altera公司(NASDAQ: ALTR)今天發(fā)布業(yè)界帶寬最大的FPGA——下一代28-nm Stratix? V FPGA。Stratix V FPGA具有1.6 Tbps串行交換能力，采用各種創(chuàng)新技術(shù)和前沿28-nm工藝，降低了寬帶應(yīng)用的成本和功耗。 Stratix V FPGA系列采用TSMC 28-nm高性能(HP)工藝進(jìn)行制造，提供1
關(guān)鍵字： Altera 28-nm Stratix V FPGA

采用VC++程序的FPGA重配置設(shè)計(jì)方案

采用VC++程序的FPGA重配置設(shè)計(jì)方案,采用VC++程序的FPGA重配置設(shè)計(jì)方案利用現(xiàn)場(chǎng)可編程邏輯器件FPGA的多次可編程配置特點(diǎn)，通過(guò)重新下載存儲(chǔ)于存儲(chǔ)器的不同系統(tǒng)數(shù)據(jù)，從而實(shí)現(xiàn)不同的芯片邏輯功能，可以在很大程度上提高資源利用率。原始配置FPGA的方法是
關(guān)鍵字：設(shè)計(jì) 方案配置 FPGA VC 程序采用

基于FPGA的∑-Δ D/A轉(zhuǎn)換器的設(shè)計(jì)與實(shí)現(xiàn)

摘要：數(shù)模轉(zhuǎn)換器可以將一個(gè)二進(jìn)制數(shù)字量轉(zhuǎn)換成與該數(shù)字量成正比的電壓值，可應(yīng)用于可編程電壓源、波形發(fā)生器等。本文采用數(shù)字化技術(shù)，用FPGA實(shí)現(xiàn)了一個(gè)簡(jiǎn)單的一階8位∑-Δ 型DAC，只占用幾個(gè)CLB。FPGA的速度和柔性的
關(guān)鍵字： FPGA 轉(zhuǎn)換器

基于FPGA的絕對(duì)式編碼器通信接口設(shè)計(jì)

0引言光電碼盤(pán)是一種基本的位置、速度檢測(cè)反饋單元，非常廣泛地應(yīng)用于變頻器、直流伺服、交流伺服...
關(guān)鍵字： FPGA RCN226 絕對(duì)式編碼器通信接口

拋棄細(xì)枝末節(jié)，專(zhuān)注原型創(chuàng)意

　　市場(chǎng)中很多憑借絕妙創(chuàng)意而大獲成功的電子產(chǎn)品或設(shè)備。獨(dú)特創(chuàng)意的核心是最終能夠使一款設(shè)備從其他設(shè)備中脫穎而出、在某種情況下甚至可定義一種全新的產(chǎn)品類(lèi)型。　　當(dāng)然，在市場(chǎng)中定義產(chǎn)品獨(dú)特性的因素還有很多，例如低成本、率先上市或者更優(yōu)異的性能等。但是，隨著同類(lèi)設(shè)計(jì)方案迎頭趕上，這種獨(dú)特性很快就會(huì)消失殆盡。僅靠日后逐步改進(jìn)表現(xiàn)得更出色的小器件，無(wú)論當(dāng)下可提供何種優(yōu)勢(shì)，也會(huì)很快被其它改進(jìn)得更好的同類(lèi)競(jìng)爭(zhēng)產(chǎn)品所超越。　　真正成功的訣竅是搶先開(kāi)發(fā)出獨(dú)特的器件創(chuàng)意與概念，并將其轉(zhuǎn)變成可為用戶實(shí)現(xiàn)理想體驗(yàn)的功能器件
關(guān)鍵字： altium 產(chǎn)品設(shè)計(jì) FPGA

基于FPGA的B超成像系統(tǒng)圖像采集的原理和實(shí)現(xiàn)

基于FPGA的B超成像系統(tǒng)圖像采集的原理和實(shí)現(xiàn), 1、引言醫(yī)學(xué)超聲診斷成像技術(shù)大多數(shù)采用超聲脈沖回波法，即利用探頭產(chǎn)生超聲波進(jìn)入人體，由人體組織反射產(chǎn)生的回波經(jīng)換能器接收后轉(zhuǎn)換為電信號(hào)，經(jīng)過(guò)提取、放大、處理，再由數(shù)字掃描變換器轉(zhuǎn)換為標(biāo)準(zhǔn)視頻信號(hào)，
關(guān)鍵字： FPGA B超成像系統(tǒng) 圖像采集

基于FPGA的高速A/D轉(zhuǎn)換芯片ADC08D1000應(yīng)用

0引言美國(guó)國(guó)家半導(dǎo)體公司的超高速ADC-ADC08D1000是一款高性能的模／數(shù)轉(zhuǎn)換芯片。它具有雙通道結(jié)構(gòu)...
關(guān)鍵字： FPGA A/D轉(zhuǎn)換 ADC08D1000

基于DSP的3G LTE應(yīng)用實(shí)現(xiàn)

3GLTE(長(zhǎng)期演進(jìn))是第三代伙伴計(jì)劃(3GPP)的一個(gè)高級(jí)標(biāo)準(zhǔn)，為廣域網(wǎng)提供下一代寬帶無(wú)線技術(shù)。與以前各...
關(guān)鍵字： DSP 3G LTE

強(qiáng)強(qiáng)聯(lián)合，i-IP(唐芯微電子)與高清H.264 IP聯(lián)姻

　　如果說(shuō)：“生意要從整合資源開(kāi)始”，i-IP(唐芯微電子)正是抓住了這一點(diǎn)，成立以來(lái)不斷強(qiáng)化自身FPGA平臺(tái)設(shè)計(jì)技術(shù)實(shí)力同時(shí)，一直瞄準(zhǔn)產(chǎn)業(yè)鏈中各領(lǐng)域優(yōu)勢(shì)資源，尋找適合自身業(yè)務(wù)發(fā)展需要的優(yōu)質(zhì)產(chǎn)品和企業(yè)，為滿足目標(biāo)客戶對(duì)基于FPGA硬件平臺(tái)與各類(lèi)IP產(chǎn)品的需求，不斷聚集強(qiáng)勢(shì)資源，始終朝著“力爭(zhēng)成為FPGA產(chǎn)業(yè)頂尖服務(wù)提供商”的經(jīng)營(yíng)目標(biāo)邁進(jìn)。　　此前，經(jīng)過(guò)大半年的相互了解、探索合作模式，與Jointwave(技微聯(lián)合)達(dá)成共同代理合作意向。 Jointw
關(guān)鍵字：唐芯微電子 FPGA IP

基于通道控制的雙余度DSP設(shè)計(jì)與實(shí)現(xiàn)

本文介紹了一種利用通道復(fù)用技術(shù)實(shí)現(xiàn)的具有雙余度DSP的自動(dòng)控制系統(tǒng)控制部件，重點(diǎn)描述系統(tǒng)的軟硬件實(shí)現(xiàn)及如何實(shí)現(xiàn)雙機(jī)通訊和故障切換。
關(guān)鍵字： DSP CAN總線通道硬件系統(tǒng) 201004

基于FPGA的高速FIFO電路設(shè)計(jì)

給出異步FIFO電路在高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用，由FPGA生成獨(dú)立時(shí)鐘域的FIFO緩存器，采用FIFO的可編程設(shè)置參數(shù)啟動(dòng)數(shù)據(jù)傳輸，根據(jù)讀寫(xiě)時(shí)鐘頻率異同的傳輸要求和FIFO的特性，采用一套控制電路，解決了可變速率數(shù)據(jù)緩存和固定時(shí)鐘傳輸?shù)膯?wèn)題。
關(guān)鍵字： FIFO FPGA 時(shí)鐘 201004

32位AVR UC3微控制器浮點(diǎn)單元技術(shù)

　　愛(ài)特梅爾公司(Atmel Corporation)宣布推出全新浮點(diǎn)單元(Floating Point Unit)技術(shù)，用于愛(ài)特梅爾32位AVR UC3產(chǎn)品系列。此新技術(shù)可使設(shè)計(jì)師在汽車(chē)和工業(yè)控制等應(yīng)用中，采用一個(gè)愛(ài)特梅爾微控制器(MCU)可以取代傳統(tǒng)微控制器和數(shù)字信號(hào)處理器(DSP) 兩芯片方案。　　愛(ài)特梅爾的32位AVR UC3微控制器特色之一，是其架構(gòu)具有非常高的數(shù)字信號(hào)處理性能。UC3 MCU提供通常只在高端DSP才有的定點(diǎn)和整數(shù)算法，因而性能超出大部份的微控制器。通過(guò)增加一個(gè)準(zhǔn)確的浮點(diǎn)單元
關(guān)鍵字： Atmel AVR DSP 浮點(diǎn)單元

G.723.1算法在DSP上的優(yōu)化

G.723.1算法在DSP上的優(yōu)化,1 引言　　G.723.1是刪組織于1996年推出的一種低碼率的語(yǔ)音編碼算法標(biāo)準(zhǔn)，也是目前該組織頒布的語(yǔ)音壓縮標(biāo)準(zhǔn)中碼率最低的一種標(biāo)準(zhǔn)。G.723.1主要用于對(duì)語(yǔ)音及其它多媒體聲音信號(hào)的壓縮，目前在一些數(shù)字音視頻傳輸、高
關(guān)鍵字：優(yōu)化 DSP 算法 G.723.1

FPGA上同步開(kāi)關(guān)噪聲的分析

FPGA上同步開(kāi)關(guān)噪聲的分析,　概述　　隨著半導(dǎo)體技術(shù)的快速發(fā)展，近年來(lái)FPGA 的器件容量和輸入輸出的管腳數(shù)量都極大的增加了，例如StratixIV 器件，最大的一款EP4SE680 擁有68.11 萬(wàn)個(gè)邏輯單元和1104個(gè)輸入輸出管腳。大量的輸出管腳在同一時(shí)刻
關(guān)鍵字：分析噪聲開(kāi)關(guān) 同步 FPGA